特許
J-GLOBAL ID：200903039309843532

不揮発性半導体メモリ

発明者：
丹沢 徹

丹沢 徹 について

, 
渥美 滋

渥美 滋 について

, 
梅沢 明

梅沢 明 について

, 
田浦 忠行

田浦 忠行 について

, 
志賀 仁

志賀 仁 について

, 
高野 芳徳

高野 芳徳 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-265022
公開番号（公開出願番号）：特開2003-077284
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：
【要約】【課題】複数バンクとページ読み出し機能を共に備えた不揮発性半導体メモリのデコーダ部面積オーバーヘッドを抑え、チップコストを低く抑えることができる不揮発性半導体メモリを提供することを目的としている。【解決手段】第1及び第2の不揮発性メモリバンク1,2間の領域に、第1の不揮発性メモリバンク1のビット線5と第2の不揮発性メモリバンク2のビット線6にそれぞれ選択的に接続される読み出し用データ線3及び書き込み・ベリファイ用データ線4を設け、第1及び第2の不揮発性メモリバンク1,2で読み出し用データ線3及び書き込み・ベリファイ用データ線4を共有することを特徴としている。このような構成によれば、第1の不揮発性メモリバンクと第2の不揮発性メモリバンクでデータ線を共有できるので、パターン占有面積を縮小できる。
請求項（抜粋）：
第1及び第2の不揮発性メモリバンクと、これら第1及び第2の不揮発性メモリバンク間の領域に設けられ、前記第1の不揮発性メモリバンクのビット線と前記第2の不揮発性メモリバンクのビット線にそれぞれ選択的に接続される読み出し用データ線及び書き込み・ベリファイ用データ線と、前記読み出し用データ線に接続される読み出し用センスアンプと、前記書き込み・ベリファイ用データ線に接続される書き込み・ベリファイ用センスアンプと、前記書き込み・ベリファイ用データ線に接続される書き込み回路とを具備し、前記第1及び第2の不揮発性メモリバンクで前記読み出し用データ線及び書き込み・ベリファイ用データ線を共有することを特徴とする不揮発性半導体メモリ。
IPC (2件)：
G11C 16/06 ,  G11C 29/00 603
FI (10件)：
G11C 29/00 603 Z ,  G11C 17/00 636 A ,  G11C 17/00 636 B ,  G11C 17/00 634 F ,  G11C 17/00 634 A ,  G11C 17/00 639 A ,  G11C 17/00 633 A ,  G11C 17/00 633 B ,  G11C 17/00 633 D ,  G11C 17/00 631
Fターム (15件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD01 ,  5B025AD02 ,  5B025AD03 ,  5B025AD04 ,  5B025AD05 ,  5B025AD06 ,  5B025AD09 ,  5B025AD13 ,  5B025AE00 ,  5L106AA10 ,  5L106CC17 ,  5L106GG01
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM