特許
J-GLOBAL ID：201103008642563364

定電圧発生回路及び半導体記憶装置

発明者：
丹沢 徹

丹沢 徹 について

, 
梅沢 明

梅沢 明 について

, 
高野 芳徳

高野 芳徳 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：特許公報
出願番号（国際出願番号）：特願2002-246790
公開番号（公開出願番号）：特開2003-162897
特許番号：特許第4090817号
出願日： 2002年08月27日
公開日（公表日）： 2003年06月06日
請求項（抜粋）：
【請求項1】 第1の電流経路、第2の電流経路及び第3の電流経路を備え、 前記第1の電流経路は、ダイオード接続された第1導電型の第1MISトランジスタと、低しきい電圧を有する第2導電型の第2MISトランジスタと第1の抵抗とを直列に接続して構成され、 前記第2の電流経路は、前記第1MISトランジスタとカレントミラー接続された第1導電型の第3MISトランジスタと、前記第2MISトランジスタのしきい電圧よりも高いしきい電圧を有しかつダイオード接続された第2導電型の第4MISトランジスタとを直列に接続して構成され、 前記第3の電流経路は、前記第1MISトランジスタとカレントミラー接続された第1導電型の第5MISトランジスタにより構成され、 前記第2MISトランジスタのゲート及び前記第4MISトランジスタのゲートは互いに接続されているとともに、 前記第3の電流経路には、前記第4MISトランジスタのしきい電圧よりも高いしきい電圧を有しかつダイオード接続された第2導電型の第6MISトランジスタから構成される定電圧出力部が接続されたことを特徴とする定電圧発生回路。
IPC (5件)：
G11C 16/06 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  G11C 13/00 ( 200 6.01) ,  G11C 11/417 ( 200 6.01)
FI (6件)：
G11C 17/00 632 C ,  G11C 17/00 632 Z ,  H01L 27/04 B ,  G11C 17/00 634 Z ,  G11C 13/00 A ,  G11C 11/34 305
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM