【請求項1】 多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、前記メモリセルへデータを書き込むとき、前記メモリセルへの書き込みデータをラッチするラッチ手段と、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチするセンス・ラッチ手段とを含み、前記多値のデータの数をnとしたとき、前記ラッチ手段、センス・ラッチ手段の、数がm(mは、2(m-1)
IPC (5件):
G11C 16/02
, H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (4件):
G11C 17/00 641
, G11C 17/00 611 A
, H01L 27/10 434
, H01L 29/78 371
引用特許: