特許
J-GLOBAL ID:201103058224474590
半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (6件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別:特許公報
出願番号(国際出願番号):特願平8-223939
公開番号(公開出願番号):特開平10-070250
特許番号:特許第3958388号
出願日: 1996年08月26日
公開日(公表日): 1998年03月10日
請求項(抜粋):
【請求項1】 第1不純物濃度を有する第1導電型の半導体基板と、
第2不純物濃度の不純物濃度ピークを有し、前記半導体基板の主表面に形成される前記第1導電型のレトログレードウェルと、
前記レトログレードウェルの下側に接し、濃度が前記第1不純物濃度および前記第2不純物濃度の不純物濃度ピークよりも小さい第3不純物濃度を最大値とする第1の不純物層と、
前記レトログレードウェル上に形成されるMOS型トランジスタと、
前記半導体基板の前記主表面における、前記レトログレードウェルとは別の領域に形成され、前記第1導電型の第4不純物濃度の不純物濃度ピークを有する第2の不純物層と、
この第2の不純物層に隣接して前記半導体基板の主表面に形成され、第2導電型の第5不純物濃度の不純物濃度ピークを有する第3の不純物層と、
少なくとも前記第2および第3の不純物層上に形成され、前記MOS型トランジスタを制御するためのCMOSトランジスタを含む、半導体装置。
IPC (6件):
H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
, H01L 27/10 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
, H01L 27/08 ( 200 6.01)
FI (4件):
H01L 27/10 691
, H01L 27/10 461
, H01L 27/08 321 B
, H01L 27/08 331 D
引用特許: