電圧減算回路及びそれを用いた強度検波回路

発明者：
出願人/特許権者：
代理人 (6件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 村松貞男 , 橋本良郎
公報種別：特許公報
出願番号（国際出願番号）：特願2003-431450
公開番号（公開出願番号）：特開2005-191972
特許番号：特許第4088247号
出願日： 2003年12月25日
公開日（公表日）： 2005年07月14日
請求項（抜粋）：

【請求項1】第1期間に第1電圧が印加され、前記第1期間より後の第2期間に第2電圧が印加される入力端子を有し、前記入力端子に印加された電圧に比例した第1出力電流を出力する電圧電流変換回路と、前記第1期間に前記電圧電流変換回路の前記第1出力電流を第3電圧として保持し、前記第2期間に前記保持電圧から前記第1出力電流を発生する電圧保持電流出力回路と、前記第1期間に出力端子に電気的に非接続とされ、前記第2期間に出力端子と前記電圧電流変換回路と前記電圧保持電流出力回路に電気的に接続され、前記出力端子に前記第2電圧と前記第1電圧の差電圧を発生する第1抵抗素子とを具備し、前記電圧電流変換回路は、前記入力端子が接続される非反転入力端子と第2抵抗素子に接続される反転入力端子とを備えたオペアンプと、ゲートに前記オペアンプの出力端子が接続され、ドレインに前記第2抵抗素子が接続され、前記第1、第2期間においてそれぞれ前記第1、第2電圧に応じた前記第1出力電流を出力する第1の第1導電型トランジスタと、ゲートに前記オペアンプの出力端子が接続され、ドレインに出力端子が接続され、前記第1、第2期間においてそれぞれ前記第1、第2電圧に応じた前記第1出力電流を出力する第2の第1導電型トランジスタとを備え、前記第1抵抗素子は、前記第2期間において、前記第2の第1導電型トランジスタによって与えられる前記第1出力電流と、前記電圧保持電流出力回路によって与えられる前記第1出力電流との差分を前記差電圧として発生することを特徴とする電圧減算回路。

IPC (2件)：

H03F 3/34 ( 200 6.01) , G06G 7/14 ( 200 6.01)

FI (2件)：

H03F 3/34 C , G06G 7/14 A

引用特許：

出願人引用 (5件)

集積回路
公報種別：公開公報出願番号：特願平8-045940 出願人：エイ・ティ・アンド・ティ・コーポレーション
特開昭58-215108
高周波電力増幅器の出力レベル制御回路
公報種別：公開公報出願番号：特願平3-250786 出願人：日本電気株式会社

全件表示

審査官引用 (5件)

集積回路
公報種別：公開公報出願番号：特願平8-045940 出願人：エイ・ティ・アンド・ティ・コーポレーション
特開昭58-215108
高周波電力増幅器の出力レベル制御回路
公報種別：公開公報出願番号：特願平3-250786 出願人：日本電気株式会社

全件表示

前のページに戻る