特許
J-GLOBAL ID:201503009287594497

メモリセルの分散されたサブブロックにアクセスすることを伴う装置および方法

発明者:
出願人/特許権者:
代理人 (2件): 大菅 義之 ,  野村 泰久
公報種別:公表公報
出願番号(国際出願番号):特願2015-528581
公開番号(公開出願番号):特表2015-529929
出願日: 2013年08月20日
公開日(公表日): 2015年10月08日
要約:
メモリセルの分散されたサブブロックにアクセスすることを伴う装置および方法が記載される。このような一方法では、メモリアレイ内のメモリセルの分散されたサブブロックが、同時アクセスを有効にされる。さらなる実施形態が記載される。【選択図】図6
請求項(抜粋):
メモリセルの第1サブブロックとメモリセルの第2サブブロックとに同時にアクセスすることを含み、メモリセルの前記第1サブブロックと前記第2サブブロックとは、メモリアレイに分散している、方法。
IPC (2件):
G11C 16/06 ,  G11C 16/02
FI (2件):
G11C17/00 633A ,  G11C17/00 601Q
Fターム (3件):
5B225BA01 ,  5B225CA15 ,  5B225DE06
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る