文献

J-GLOBAL ID：201702245348521133   整理番号：17A0191604

FPGAを用いた計算処理の高速化技術 1.FPGAアクセラレーションを用いたアプリケーション実例 1-2 ネットワーク検索エンジン及びディープニューラルネットワークの高速化

著者 (3件)： 中原啓貴 (東京工大) ,  井上一成 (明石工高専) ,  中田秀基 (産業技術総合研 人工知能研究セ)
資料名： 電子情報通信学会誌  (Journal of the Institute of Electronics, Information and Communication Engineers)
巻： 100  号： 2  ページ： 87-91  発行年： 2017年02月01日 
JST資料番号： F0019A  ISSN： 0913-5693  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： FPGAの応用分野としてネットワーク向けパケット検索エンジンやディープニューラルネットワークが挙げられる。どちらも用途に応じて仕様の変更が頻繁に生じ,かつ短期間開発が求められているため,専用LSIを起こすことはコストの面で問題がある。また,汎用CPUでは遅く,GPUでは消費電力が問題となる。したがって,コスト・性能・消費電力のバランスという点でFPGAが有利である。本稿では,それぞれの応用における研究動向を紹介する。(著者抄録)

シソーラス用語： *FPGA ,  *高速計算 ,  *加速 ,  *ネットワーク ,  *検索エンジン ,  *ニューラルネットワーク ,  ASIC ,  LSI【IC】 ,  中央処理装置 ,  マイクロプロセッサ ,  専用プロセッサ ,  原価 ,  消費電力 ,  分類 ,  *ハードウェアアクセラレーション ,  *ディープニューラルネットワーク ,  GPU【プロセッサ】 ,  研究開発動向
準シソーラス用語： フルカスタムLSI ,  研究動向 ,  パケット分類

分類 (4件)： 計算機網  (JC03000K) ,  人工知能  (JE08000Z) ,  半導体集積回路  (NC03162T) ,  専用演算制御装置  (JC04030Y)

引用文献 (33件)：

• D.E. Taylor, ′′Survey and taxonomy of packet classification techniques,′′ ACM Comput. Surv., vol. 37, no. 3, pp. 238-275, 2005.
• P. Gupta and N. McKeown, ′′Packet classification on multiple fields,′′ ACM Sigcomm, Aug. 1999.
• R. Tucker, ′′Optical packet-switched WDM networks : a cost and energy perspective,′′ OFC/NFOEC2008, 2008.
• H. Nakahara, T. Sasao, H. Iwamoto, and M. Matsuura, ′′LUT cascades based on edge-valued multi-valued decision diagrams : Application to packet classification,′′ IEEE J. Emerg. Sel. Topics Circuits Syst., vol. 6, no.1, pp. 73-86, 2016.
• H. Song and J.W. Lockwood, ′′Efficient packet classification for network intrusion detection using FPGA,′′ FPGA, pp. 238-245, 2005.

タイトルに関連する用語 (7件)： FPGA ,  計算 ,  高速化 ,  アクセラレーション ,  アプリケーション ,  検索エンジン ,  ディープニューラルネットワーク