文献

J-GLOBAL ID：201702262813417472   整理番号：17A0605037

DRAM積層した1/2.3インチ20Mピクセル3層構造のCMOSイメージセンサ

A 1/2.3in 20Mpixel 3-Layer Stacked CMOS Image Sensor with DRAM

著者 (20件)： HARUTA Tsutomu (Sony Semiconductor Solutions, Atsugi, JPN) ,  NAKAJIMA Tsutomu (Sony Semiconductor Solutions, Atsugi, JPN) ,  HASHIZUME Jun (Sony Semiconductor Solutions, Atsugi, JPN) ,  UMEBAYASHI Taku (Sony Semiconductor Solutions, Atsugi, JPN) ,  TAKAHASHI Hiroshi (Sony Semiconductor Solutions, Atsugi, JPN) ,  TANIGUCHI Kazuo (Sony Semiconductor Solutions, Atsugi, JPN) ,  KURODA Masami (Sony Semiconductor Solutions, Atsugi, JPN) ,  SUMIHIRO Hiroshi (Sony Semiconductor Solutions, Atsugi, JPN) ,  ENOKI Koji (Sony Semiconductor Solutions, Atsugi, JPN) ,  YAMASAKI Takatsugu (Sony Semiconductor Manufacturing, Atsugi, JPN) ,  IKEZAWA Katsuya (Sony Semiconductor Solutions, Atsugi, JPN) ,  KITAHARA Atsushi (Sony Semiconductor Solutions, Atsugi, JPN) ,  ZEN Masao (Sony Semiconductor Solutions, Atsugi, JPN) ,  OYAMA Masafumi (Sony Semiconductor Solutions, Atsugi, JPN) ,  KOGA Hiroki (Sony Semiconductor Solutions, Atsugi, JPN) ,  TSUGAWA Hidenobu (Sony Semiconductor Solutions, Atsugi, JPN) ,  OGITA Tomoharu (Sony Semiconductor Solutions, Atsugi, JPN) ,  NAGANO Takashi (Sony Semiconductor Solutions, Atsugi, JPN) ,  TAKANO Satoshi (Sony LSI Design, Atsugi, JPN) ,  NOMOTO Tetsuo (Sony Semiconductor Solutions, Atsugi, JPN)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 9(ICD2017 1-18)  ページ： 95-98  発行年： 2017年04月13日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： DRAM積層した3層構造の積層型イメージセンサの開発。19M pixelをDRAMに120fpsで読出し30fpsでセンサーから出力する。センサー内に低消費電力で広帯域の大容量フレームメモリを持つことで,出力I/Fや後段信号処理に依存せずに高速な画像を扱うことができる。これにより,フォーカルプレーン歪の少ない静止画や,Full HD1000fpsのスーパースロー動画を熱や,サイズに制約のあるスマートフォンで実現可能となる。(著者抄録)

シソーラス用語： *DRAM ,  *イメージセンサ ,  *積層構造 ,  消費電力 ,  映像メモリ ,  信号処理 ,  大容量メモリ ,  静止画像 ,  スマートフォン
準シソーラス用語： *CMOSイメージセンサ ,  *DRAMチップ ,  フレームメモリ ,  静止画 ,  低消費電力化

分類 (2件)： 半導体集積回路  (NC03162T) ,  図形・画像処理一般  (JE04010I)

引用文献 (4件)：

• M. Sakakibara, et al., ′′An 83dB-Dynamic-Range Single-Exposure Global-Shutter CMOS Image Sensor with In-Pixel Dual Storage,′′ ISSCC Dig. Tech. Papers, pp.380-381, 2012
• S. Sukegawa, et al., ′′A 1/4-inch 8Mpixel Back-Illuminated Stacked CMOS Image Sensor,′′ ISSCC Dig. Tech. Papers, pp.484-485, 2013
• A. Suzuki, et al., ′′A 1/1.7-inch 20Mpixel Back-Illuminated Stacked CMOS Image Sensor for New Imaging Applications,′′ ISSCC Dig. Tech. Papers, pp.110-111, 2015
• J. Kim, et al., ′′A 1.2V 12.8GB/s 2Gb Mobile Wide-I/O DRAM with 4x128 I/Os Using TSV-Based Stacking,′′ ISSCC Dig. Tech. Papers, pp. 496-497, Feb. 2011.

タイトルに関連する用語 (5件)： DRAM ,  インチ ,  ピクセル ,  3層構造 ,  CMOSイメージセンサ