文献
J-GLOBAL ID:201702285377611073   整理番号:17A0341472

3次元のハイブリッド方式Cu/誘電体ウエハ-ツー-ウエハボンディングにおける構成要素間の低い熱抵抗に対するキャラクタリゼーションとベンチマーキング

Characterization and Benchmarking of the Low Intertier Thermal Resistance of Three-Dimensional Hybrid Cu/Dielectric Wafer-to-Wafer Bonding
著者 (8件):
資料名:
巻: 139  号:ページ: 011008.1-011008.9  発行年: 2017年03月 
JST資料番号: T0929A  ISSN: 1043-7398  CODEN: JEPAE4  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
現世代の3次元(3D)システムインテグレーションでは,3Dにダイを積層するか,2.5次元(2.5D)に高密度配線のインタポーザ基板上にダイを積層している。この方式では,マイクロバンプ接続による技術的な制約から,最新技術をもってしても10μmピッチが最小である。従って,5μm以下,潜在的には1μmと著しく高密度のピッチを実現するためには,ウエハ・ツー・ウエハ(W2W)直接接続のような新しい方式が求められている。本論文では,W2Wを実現するプロセスとして,高密度3D相互接続に有望であるハイブリッド方式のCu/誘電体ボンディング法を用い,得られた3D積層構造体が有する熱抵抗を調べた。3Dパッケージの総熱抵抗は,パッケージ内構成要素界面の熱抵抗で決定されるので,得られたW2Wウエハ対の構成要素間熱抵抗を実験的にキャラクタリゼーションするために,後工程(BEOL)中で得られる,熱抵抗試験構造を有した試験チップを設計した。この熱抵抗試験チップには発熱体と温度センサが組み込まれている。定常状態と過渡状態の測定データを,モデリング評価と組み合わせて,2つのボンディングしたウエハ界面の熱抵抗を導出した。得られた熱抵抗値をマイクロバンプで接続したダイ・ツー・ダイ(D2D)またはダイ・ツー・ウエハ(D2W)による文献上のデータと比較した。この方法は,界面の誘電体膜が薄く低い熱抵抗が得られるので,3Dチップ積層に有望な技術であることが示された。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (4件):
分類
JSTが定めた文献の分類名称とコードです
固体デバイス製造技術一般  ,  その他の熱的変量の計測法・機器  ,  熱伝導  ,  プリント回路 

前のページに戻る