特許

J-GLOBAL ID：201703015614924565

記憶装置

発明者： 羽生 貴弘 ,  鬼沢 直哉 ,  大野 英男
出願人/特許権者： 国立大学法人東北大学
代理人 (3件)： 木村 満 ,  佐藤 浩義 ,  毛受 隆典
公報種別：公開公報
出願番号（国際出願番号）：特願2015-107984
公開番号（公開出願番号）：特開2016-225000
出願日： 2015年05月27日
公開日（公表日）： 2016年12月28日
要約：

【課題】複数連携させることにより、より高いソフトエラー耐性を有する記憶装置を提供する。【解決手段】記憶装置は二段階に抵抗値が変化する抵抗変化型素子Mと、CMOS回路から構成される。CMOS回路は、抵抗変化型素子Mに接続され、抵抗変化型素子Mを記憶対象データに対応する抵抗値に設定する書き込み回路P13〜P15,N13,N14、IV11と、抵抗変化型素子Mの抵抗値に対応するデータを出力するインバータIV12とを備える。【選択図】図6

請求項（抜粋）：

不揮発性記憶素子と、 前記不揮発性記憶素子に接続され、前記不揮発性記憶素子に記憶対象データを書き込む書き込み回路と、 前記不揮発性記憶素子よりもデータ書き換え時間が短く、前記不揮発性記憶素子の記憶データに対応するデータを記憶して出力する出力回路と、 から構成された記憶装置。

IPC (5件)：

G11C 11/15 ,  H01L 21/824 ,  H01L 27/105 ,  H01L 29/82 ,  H01L 43/08

FI (4件)：

G11C11/15 110 ,  H01L27/10 447 ,  H01L29/82 Z ,  H01L43/08 Z

Fターム (17件)：

4M119AA20 ,  4M119BB01 ,  4M119CC05 ,  4M119DD17 ,  4M119KK05 ,  5F092AA07 ,  5F092AB06 ,  5F092AC12 ,  5F092AD23 ,  5F092AD25 ,  5F092BB23 ,  5F092BB24 ,  5F092BB34 ,  5F092BB35 ,  5F092BB36 ,  5F092BB43 ,  5F092BB44

引用特許：

出願人引用 (2件)

• ラッチ回路及び電子機器
  公報種別：公開公報   出願番号：特願2008-079832   出願人：富士通マイクロエレクトロニクス株式会社
• 特開昭61-294932
  

審査官引用 (3件)

• ラッチ回路及び電子機器
  公報種別：公開公報   出願番号：特願2008-079832   出願人：富士通マイクロエレクトロニクス株式会社
• 特開昭61-294932
  
• 特開昭61-294932