研究者
J-GLOBAL ID:200901015971474624
更新日: 2024年09月27日
羽生 貴弘
ハニュウ タカヒロ | Hanyu Takahiro
所属機関・部署:
職名:
教授
ホームページURL (2件):
https://www.riec.tohoku.ac.jp/ja/organization/section4/vlsi/
,
https://www.riec.tohoku.ac.jp/en/organization/section4/vlsi/
研究分野 (3件):
計算科学
, ソフトコンピューティング
, 計算機システム
研究キーワード (3件):
デバイスモデル
, 新概念VLSI
, 不揮発性ロジックインメモリアーキテクチャ
競争的資金等の研究課題 (30件):
- 1986 - 現在 デバイスモデルベーストエレクトロニクス
- 1986 - 現在 不揮発性ロジックインメモリVLSI技術
- 1983 - 現在 多値集積システム
- 2021 - 2025 IoT応用向け高速かつ超低消費電力でダイ・ハードなロジックLSI基盤技術の開発
- 2021 - 2025 確率的デバイスモデルに基づく量子モンテカルロ計算ハードウェアプラットフォーム構築
- 2021 - 2025 スピントロニクスベース高性能・省電力・高信頼IoTセンサノードの基盤研究開発
- 2016 - 2021 脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発
- 2015 - 2018 高速シリアル通信機構の超低消費電力化に関する研究
- 2016 - 2017 脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発
- 2010 - 2014 不揮発性素子を用いたPVTバラつきフリーVLSIシステムの基盤研究
- 2006 - 2008 多値双方向同時データ転送技術に基づく高速LDPCデコーダVLSIの開発
- 2006 - 2007 不揮発性デバイスに基づくクイックオンVLSIシステムの構成
- 2003 - 2005 双方向電流モード多値回路技術に基づく超高速非同期データ転送VLSIの開発
- 2001 - 2004 転送ボトルネックフリー多値ロジックインメモリVLSIの開発と応用
- 2002 - 2002 多値技術に基づく高速データ転送とそのマルチメディアVLSIプロセッサへの応用
- 2000 - 2002 低電力性・高信頼性を有する高性能電流モード多値VLSIシステムの実現
- 2000 - 2002 配線ボトルネックフリー2線式多値ディジタルコンピューティングVLSIシステム
- 1997 - 2000 1トランジスタセル多値連想メモリの試作とその応用
- 1998 - 1999 高速・低電力電流モード多値算術演算VLSI回路の試作
- 1997 - 1999 超高並列多値演算集積回路チップファミリの試作とその応用に関する研究
- 1997 - 1999 瞬時応答性を有する知能集積システム用VLSIプロセッサのハイレベルシンセシス
- 1997 - 1998 知能集積システム用多値プロセッサに関する研究
- 1996 - 1996 超並列多値連想メモリに関する研究
- 1995 - 1996 高安全知能自動車用多値VLSIプロセッサに関する研究
- 1994 - 1996 超高並列演算システムと次世代多値集積化に関する研究
- 1994 - 1994 次世代デバイスに基づく高性能多値VLSIシステムの構成に関する研究
- 1993 - 1993 ロボットビジョン用特徴抽出VLSIプロセッサシステムの構成に関する研究
- 1992 - 1993 ポストバイナリULSIシステムに関する研究
- 1991 - 1992 4値CMOS集積回路に基づく超高速推論ハードウェアエンジンの試作とその応用
- 1989 - 1991 知能ロボット用超高性能多値ス-パ-チップの基礎的研究
全件表示
論文 (539件):
-
Naoya Onizawa, Takahiro Hanyu. Enhanced convergence in p-bit based simulated annealing with partial deactivation for large-scale combinatorial optimization problems. Scientific Reports. 2024. 14. 1
-
Naoya Onizawa, Ryoma Sasaki, Duckgyu Shin, Warren J. Gross, Takahiro Hanyu. Stochastic Simulated Quantum Annealing for Fast Solution of Combinatorial Optimization Problems. IEEE Access. 2024. 12. 102050-102060
-
Taiga Kubuta, Duckgyu Shin, Naoya Onizawa, Takahiro Hanyu. Stochastic Implementation of Simulated Quantum Annealing on PYNQ. 2023 International Conference on Field Programmable Technology (ICFPT). 2023
-
Ken Asano, Masanori Natsui, Takahiro Hanyu. Error-Sensitivity-Aware Write-Energy Optimization for an MTJ-Based Binarized Neural Network. 2023 30th IEEE International Conference on Electronics, Circuits and Systems (ICECS). 2023
-
Ryoma Sasaki, Duckgyu Shin, Naoya Onizawa, Takahiro Hanyu. Improving Stochastic Quantum-Like Annealing Based on Rerandomization. 2023 30th IEEE International Conference on Electronics, Circuits and Systems (ICECS). 2023
もっと見る
MISC (131件):
-
Daisuke Suzuki, Takahiro Hanyu. Nonvolatile field-programmable gate array using a standard-cell-based design flow. IEICE Transactions on Information and Systems. 2021. E104D. 8. 1111-1120
-
夏井雅典, 羽生貴弘. 不揮発記憶機能が拓く新概念ロジックLSI設計技術とその将来展望. 電子情報通信学会論文誌 C(Web). 2021. J104-C. 6
-
坂本佳介, 夏井雅典, 羽生貴弘. パワーゲーティング機能付き不揮発RISC-V CPUの基礎検討. 電気関係学会東北支部連合大会講演論文集(CD-ROM). 2021. 2021
-
ZHONG Fangcen, ZHONG Fangcen, 夏井雅典, 羽生貴弘. 動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用. 電子情報通信学会技術研究報告(Web). 2021. 121. 277(VLD2021 17-48)
-
ZHONG Fangcen, 夏井雅典, 羽生貴弘. 不揮発ロジックLSIのパワーゲーティングスイッチ制御技術に関する一検討. 電子情報通信学会技術研究報告(Web). 2020. 120. 234(VLD2020 11-38)
もっと見る
特許 (7件):
書籍 (4件):
-
Introduction to Magnetic Random-Access Memory
Wiley-IEEE Press 2016 ISBN:9781119009740
-
Spintronics-based Computing
Springer 2015 ISBN:9783319151793
-
VLSI 2010 Annual Symposium: Selected Papers (Lecture Notes in Electrical Engineering)
Springer-Verlag 2011 ISBN:9400714874
-
半導体ストレージ2012
日経BP社 2011 ISBN:9784822265588
講演・口頭発表等 (99件):
-
不揮発FPGAを用いた脳型情報処理アクセラレータの構成
(信学会第2種研究会「多値論理とその応用」 2018)
-
脳型計算に基づく非シグネチャ不正侵入検出手法
(信学会第2種研究会「多値論理とその応用」 2018)
-
複数個の電圧電流変換特性を用いた低電力MTJベース真性乱数生成器の設計
(信学会第2種研究会「多値論理とその応用」 2018)
-
Contextual Cueing Model に基づく実時間画像認識プリプロセッサの検討
(信学会第2種研究会「多値論理とその応用」 2018)
-
時系列特徴を用いたチップ内データ転送エラー訂正手法とその可能性
(デザインガイア2017 2017)
もっと見る
学位 (1件):
受賞 (15件):
- 2018/05 - 電子情報通信学会 集積回路研究会 研究会優秀若手講演賞 "時系列特徴を用いたチップ内データ転送エラー訂正手法とその可能性"
- 2015/04 - 文部科学省 文部科学大臣表彰科学技術賞(研究部門) "不揮発性ロジックインメモリ集積回路の研究"
- 2014/05 - IEEE ASYNC 2014 Best Paper Award Finalist "A Compact Soft-Error Tolerant Asynchronous TCAM Based on a Transistor/Magnetic-Tunnel-Junction Hybrid Dual-Rail Word Structure"
- 2012/09 - SSDM 2012 論文賞 "High-Density and Low-Power Nonvolatile Static Random Access Memory Using Spin-Transfer-Torque Magnetic Tunnel Junction"
- 2010/07 - IEEE ISVLSI 2010 Best Paper Award "Accurate Asynchronous Network-on-Chip Simulation Based on a Delay-Aware Model"
- 2010/05 - 電子情報通信学会 優秀論文賞 "TMR ロジックに基づくルックアップテーブル回路とその瞬時復帰可能FPGA への応用"
- 2010/04 - (財)新技術開発財団 市村学術賞貢献賞 "不揮発性ロジックインメモリ集積回路の開発"
- 2009/09 - 応用物理学会 優秀論文賞(JJAP論文賞) "Standby-Power-Free Compact Ternary Content-Addressable Memory Cell Chip Using Magnetic Tunnel Junction Devices"
- 2007/01 - ASP-DAC 2007 University LSI Design Contest Special Feature Award "Implementation of a Standby-Power-Free CAM Based on Complementary Ferroelectric-Capacitor Logic"
- 2002/11 - 2002年システムLSIワークショップ 優秀ポスター賞 "強誘電体デバイスを用いた低電力ロジックインメモリVLSIの構成"
- 2002/06 - 2002年度(第9回)LSIデザイン・オブ・ザ・イヤー 審査員特別賞 強誘電体デバイスを用いたシステムLSI構築技術
- 2000/05 - (社)情報処理学会 坂井記念特別賞 "フローティングゲートMOSパストランジスタ論理に基づく多値ロジックインメモリVLSI"
- 1988/05 - IEEE ISMVL Distinctive Contribution Award "Quaternary Gate Array for Pattern Matching and its Application to Knowledge Information Processing System"
- 1988/02 - 丹羽記念会 丹羽記念賞 "4値論理に基づくnMOS画像処理プロセッサの構成と試作"
- 1986/05 - IEEE ISMVL Award for Excellence "Implementation of Quaternary NMOS Integrated Circuits for Pipelined Image Processing"
全件表示
所属学会 (4件):
応用物理学会
, 情報処理学会
, 電子情報通信学会
, 米国電気電子工学会(The Institute of Electrical and Electronics Engineers)
前のページに戻る