文献

J-GLOBAL ID：200902141227260658   整理番号：98A0169492

順序回路のためのIDDQテスト生成手法について

Test Generation of Sequential Circuits under IDDQ Testing.

著者 (3件)： 前田敏行 (大阪大 大学院) ,  樋上喜信 (大阪大 大学院) ,  樹下行三 (大阪大 大学院)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 97  号： 419(FTS97 63-70)  ページ： 25-32  発行年： 1997年12月08日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： IDDQテストは近年注目されているテスト手法である。CMOS...

シソーラス用語： 故障検出 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0169492&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (3件)： 順序回路 ,  テスト生成 ,  手法