特許
J-GLOBAL ID:201103074851574325

MEMS素子の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:特許公報
出願番号(国際出願番号):特願2002-297847
公開番号(公開出願番号):特開2004-130448
特許番号:特許第3825389号
出願日: 2002年10月10日
公開日(公表日): 2004年04月30日
請求項(抜粋):
【請求項1】 半導体基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、 前記断裁領域に共通配線を形成する工程と、 前記半導体基板の上に前記チップ領域毎に複数の素子からなる制御回路及び前記共通配線に接続する配線層を形成する工程と、 前記半導体基板上に前記制御回路及び前記配線層を覆って層間絶縁膜を形成する工程と、 前記層間絶縁膜の上に一部が前記配線層に接続するシード層を形成する工程と、 前記チップ領域毎に設けられる支持部材が配置される第1領域と前記チップ領域毎に設けられる複数の制御電極部が配置される第2領域とが開口した第1犠牲パターンを、前記シード層の上に形成する工程と、 前記第1領域及び前記第2領域に露出した前記シード層上に、メッキ法により前記第1犠牲パターンと同じ膜厚の第1金属パターン及び第2金属パターンを形成する工程と、 前記第1犠牲パターン及び前記第2金属パターンの上に、前記第1領域上の第3領域が開口した第2犠牲パターンを形成する工程と、 前記第3領域に露出した前記第1金属パターンの表面に、メッキ法により前記第2犠牲パターンと同じ膜厚の第3金属パターンを形成する工程と、 前記第3金属パターンを形成した後、前記第1犠牲パターンと第2犠牲パターンを除去する工程と、 これら犠牲パターンを除去した後、複数の前記第2金属パターンからなる各々が前記層間絶縁膜の上で分離した複数の前記制御電極部をポリイミド電着溶液中に浸漬し、前記配線層に電圧を印加し、前記制御電極部の表面に電着によりポリイミド膜を形成する工程と、 前記ポリイミド膜を形成した後、前記第1金属パターン及び第2金属パターンをマスクとして前記シード層を選択的に除去し、前記制御電極部とともに前記第1金属パターンと第3金属パターンとの積層体からなる前記支持部材を形成する工程と、 前記チップ領域に対応する複数の開口領域内に各々ミラーを備えてこのミラーが連結部を介して回動可能に連結された導電性を有するミラー半導体基板を用意する工程と、 前記複数の制御電極部の上に複数の前記ミラーが各々対応しかつ離間して配置されるように、前記支持部材の上に前記ミラー半導体基板を接続固定する工程と、 前記共通配線とともに前記断裁領域を除去することで、前記半導体基板より複数の前記チップ領域を切り出す工程と を備え、 前記制御電極部は、前記制御回路による所定の信号が印加可能に接続した状態に形成する ことを特徴とするMEMS素子の製造方法。
IPC (3件):
B81C 1/00 ( 200 6.01) ,  B81B 3/00 ( 200 6.01) ,  G02B 26/08 ( 200 6.01)
FI (3件):
B81C 1/00 ,  B81B 3/00 ,  G02B 26/08 E
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る