特許

J-GLOBAL ID：201103085710108519

半導体装置の製造方法

発明者： 小舘 淳一 ,  町田 克之 ,  浦野 正美
出願人/特許権者： 日本電信電話株式会社
代理人 (3件)： 山川 政樹 ,  黒川 弘朗 ,  山川 茂樹
公報種別：特許公報
出願番号（国際出願番号）：特願2005-001220
公開番号（公開出願番号）：特開2006-190804
特許番号：特許第4323435号
出願日： 2005年01月06日
公開日（公表日）： 2006年07月20日
請求項（抜粋）：

【請求項1】 半導体基板の上に信号処理を含む回路機能を有する半導体集積回路が形成された状態とする工程と、 前記半導体基板の上に前記半導体集積回路に接続された第1受動素子が形成された状態とする工程と、 前記半導体基板の上に所定領域を囲う側壁枠とこの側壁枠内に配置されて前記半導体集積回路に接続されて可動部を備える第2受動素子とが形成された状態とする工程と、 前記側壁枠の上に前記半導体基板の面に対向する天井壁が形成されて前記素子が前記側壁枠と前記天井壁とからなる容器に配置された状態とする工程と、 前記第1受動素子及び前記第2受動素子を埋め込んだ樹脂絶縁層が前記半導体基板の全域に形成された状態とする工程と、 前記電極の上に接続して前記樹脂絶縁層を貫通する貫通電極が形成された状態とする工程と、 前記貫通電極に接続する再接続配線が前記樹脂絶縁層の上に形成された状態とする工程と、 前記再接続配線を覆う保護膜が形成された状態とする工程と、 前記再接続配線に接続して外部と接続するための端子が、前記保護膜の表面に一部が露出した状態で形成された状態とする工程と を少なくとも備えることを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L 23/12 ( 200 6.01)

FI (2件)：

H01L 23/12 B ,  H01L 23/12 501 P

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2000-037506   出願人：三菱電機株式会社
• 電子部品およびその製造方法
  公報種別：公開公報   出願番号：特願2001-150504   出願人：松下電器産業株式会社