文献

J-GLOBAL ID：201402258044786841   整理番号：14A0898557

低電力BIST手法におけるキャプチャ電力のTEG評価

Capture Power Evaluation for A Low Power BIST Method Using A TEG Chip

著者 (4件)： 西田敏也 (九州工大) ,  WANG Senling (愛媛大) ,  佐藤康夫 (九州工大) ,  梶原誠司 (九州工大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 99(DC2014 10-17)  ページ： 21-26  発行年： 2014年06月13日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： スキャンベーステストのキャプチャ時の瞬間的な電流による電圧降下は,テスト対象パスの遅延増加等をもたらし,テスト精度低下の要因となっている。マルチサイクルテストはキャプチャ動作の繰り返しにより電圧降下を低減する手法である。本研究では,マルチサイクルテストによるキャプチャ時の信号値変化量低減が実際の電圧降下の低減にどう影響するかを,低電力BIST手法を実装したTEGチップの電源電圧測定結果により示す。(著者抄録)

シソーラス用語： LSI【IC】 ,  *BIST ,  消費電力 ,  *回路試験 ,  電力 ,  *電圧降下
準シソーラス用語： 低電力 ,  *スキャンテスト ,  テスト電力

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (9件)：

• 加藤隆明,喜納猛,三宅庸資,佐藤康夫,梶原誠司,“低電力BISTにおけるシフトトグル率低減手法について,”信学技報,DC2013-59, pp.233-238, Nov.2013.
• 王森レイ,佐藤康夫,梶原誠司,宮瀬紘平,“マルチサイクルBISTにおけるスキャン出力の電力低減手法”信学技報,DC2012-68,pp.249-254, Nov.2012.
• S. Wang, Y Sato, K. Miyase and S. Kajihara,“A Scan-Out Power Reduction Method fbr Multi-cycle BIST,” Asian, Test Symp.,pp.272-277,2012.
• S.Wang, Y Sato, S, Kajihara and K. Miyase, “Scan-Out Power Reduction for Logic BIST,”IEICE Trans. Information and Systems, vol.E96-D, no.9, pp.2012-2020,2013.
• 山口久登,松薗誠,宮瀬紘平,佐藤康夫,梶原誠司,“マルチサイクルテスト構造を用いたキャプチャ電力の低減,”信学技報,DC2011-59, pp.179-183, Nov.2011.

タイトルに関連する用語 (5件)： 低電力 ,  BIST ,  手法 ,  TEG ,  評価