文献

J-GLOBAL ID：201602216404584975   整理番号：16A1111407

I/O分割による遅延隠蔽を用いたOut-of-coreなGPU Set Intersectionの性能評価(Unrefereed Workshop Manuscript)

著者 (9件)： 佐藤仁 (産業技術総合研) ,  佐藤仁 (東京工大) ,  佐藤仁 (JST-CREST) ,  溝手竜 (東京工大) ,  溝手竜 (JST-CREST) ,  松岡聡 (東京工大) ,  松岡聡 (JST-CREST) ,  松岡聡 (産業技術総合研) ,  小川宏高 (産業技術総合研)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2016  号： HPC-155  ページ： Vol.2016-HPC-155,No.3,1-7 (WEB ONLY)  発行年： 2016年08月01日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： GPUアクセラレータと不揮発性メモリデバイスを考慮したOut-of-coreなSet Intersection手法ooc_set_intersectionを提案する。GPUの高い演算性能とメモリバンド幅を活かし,不揮発性メモリ,ホストメモリ,デバイスメモリ間のデータ移動に伴う遅延を隠蔽するために,対象となる入力レコード列をデバイスメモリに収まるサイズへチャンクに分割し,GPU上でのSet Intersection処理を非同期に行うことで,デバイスメモリやホストメモリの容量を超えたサイズのレコードに対するSet Intersectionを行う。提案手法をCPUがIntel Xeon E5-2699v3 2.30GHz(18コア)2ソケット,DRAMがDDR4-2133 128GB,SSDがHuawei ES3000v1PCIe SSD2.4TB,GPUがNVIDIA Tesla K40(GDDR5メモリ12GB)からなる1台のサーバで実験したところ,CPU上で実行可能なレコード総数の16倍,GPU上で実行可能なレコード総数の512倍となる2³⁶のint64_t型の整数値からなるランダムでユニークな2つの入力レコード(レコード総数は2³⁷(137,438,953,472))に対し,311,583,199records/secで動作し,2ソケット72スレッドで動作させたCPU版の非同期I/OによるOut-of-coreなSet InterSectionと比較して1.03倍の性能を示すことを確認した。また,これらの結果を踏まえ,GPUアクセラレータと不揮発性メモリを活用したビッグデータ処理カーネルのOut-of-core化に向けて性能上のボトルネックの調査を行い,高速化への指針を得た。(著者抄録)

シソーラス用語： マイクロプロセッサ ,  *専用プロセッサ ,  性能評価 ,  データ処理システム ,  *高速計算 ,  *不揮発性メモリ ,  プログラム実行 ,  非同期処理 ,  クライアントサーバシステム ,  *オペレーティングシステム ,  記憶階層 ,  パイプライン処理 ,  GPU【プロセッサ】 ,  アクセラレータ ,  カーネル【オペレーティングシステム】
準シソーラス用語： アウトオブオーダ実行 ,  メモリ階層

分類 (2件)： 制御方式  (JC02030K) ,  専用演算制御装置  (JC04030Y)

引用文献 (15件)：

• Amossen, R. R. and Pagh, R.: A New Data Layout for Set Intersection on GPUs, Proceedings - 25th IEEE International Parallel and Distributed Processing Symposium, IPDPS 2011, pp. 698-708 (2011).
• Ao, N., Zhang, F., Wu, D., Stones, D. S., Wang, G., Liu, J. and Lin, S.: Efficient Parallel Lists Intersection and Index Compression Algorithms using Graphics Processing Units, Proceedings of the VLDB Endowment, Vol. 4, No. 8, pp. 470-481 (2011).
• Bille, P., Pagh, A. and Pagh, R.: Fast Evaluation of Union-Intersection Expressions, Proceedings of the 18th International Conference on Algorithms and Computation (ISAAC’07), pp. 739-750 (2007).
• Demaine, E. D., Ldpez-ortiz, A. and Munro, J. I.: Adaptive Set Intersections, Unions, and Differences, Proceedings of the eleventh annual ACM-SIAM symposium on Discrete algorithms (SODA’00), pp. 743-752 (2000).
• Ding, B. and K, A. C.: Fast Set Intersection in Memory, Proceedings of the VLDB Endowment, Vol. 4, No. 4, pp. 255-266 (2011).

タイトルに関連する用語 (5件)： 遅延 ,  隠蔽 ,  GPU ,  SET ,  性能評価