文献

J-GLOBAL ID：201702284331915288   整理番号：17A0252995

Si基板上オンチップ光配線に向けたInP系薄膜受光器の設計

Design of InP-based membrane photodetector on Si for on-chip optical interconnection

著者 (5件)： GU Zhichen (東京工大) ,  平谷拓生 (東京工大) ,  雨宮智宏 (東京工大) ,  西山伸彦 (東京工大) ,  荒井滋久 (東京工大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 388(OPE2016 116-158)  ページ： 145-150  発行年： 2017年01月11日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： スローライト効果は,材料吸収や利得などの光物質相互作用を増強できることから,高感度で小型の受光器を実現する上では必要不可欠といえる。本稿では,オンチップまたはチップスケールの光インターコネクションに向けた極低消費電力の受光器を実現する目的から,3次元有限差分時間領域法を用いて,スローライト増強型の半導体薄膜受光器の設計を行った。その結果,群速度35のエアブリッジ型フォトニック結晶構造を用いることで,受光器の吸収長を5.5μmまで短縮できることが分かった。また,エアウェッジ結合構造を導入することで,入射光と受光器の結合効率を95%程度まで高められることを明らかにした。(著者抄録)

シソーラス用語： *光検出器 ,  *リン化インジウム ,  ウエハ【IC】 ,  配線 ,  *半導体薄膜 ,  有限差分時間領域法 ,  光伝搬 ,  フォトニック結晶 ,  シリコンウエハ
準シソーラス用語： *受光器 ,  Si基板 ,  *光配線 ,  スローライト

分類 (1件)： その他の光伝送素子  (BD06040S)

引用文献 (29件)：

• M. Kada, ′′Development of functionally innovative 3D-integrated circuit (dream chip) technology/high-density 3D-integration technology for multifunctional devices,′′ IEEE International Conf. on 3D System Integration, pp.1-6, San Francisco, USA, Sept. 2009.
• V. Suntharalingam, R. Berger, S. Clark, J. Knecht, A. Messier, K. Newcomb, D. Rathman, R. Slattery, A. Soares, C. Stevenson, K. Warner, D. Young, L.-P. Ang, B. Mansoorian, and D. Shaver, ′′A four-side tileable back illuminated, three-dimensionally integrated megapixel CMOS image sensor,′′ IEEE Solid-State Circuits Conference Digest of Technical Papers, pp.38-39, San Francisco, USA, Feb. 2009.
• A. Fazzi, R. Bologna Canegallo, L. Ciccarelli, L. Magagni, F. Natali, E. Jung, P. Rolandi, and R. Guerrieri, ′′3-D capacitive interconnections with mono-and bi-directional capabilities,′′ IEEE J. Solid-State Circuits, vol.43, no. 1, pp. 275-284, Jan. 2008.
• K. Niitsu, Y. Shimazaki, Y. Sugimori, Y. Kohama, K. Kasuga, I. Nonomura, M. Saen, S. Komatsu, K. Osada, N. Irie, T. Hattori, A. Hasegawa, and T. Kuroda, ′′An inductive-coupling link for 3D integration of a 90 nm CMOS processor and a 65 nm CMOS SRAM,′′ IEEE Solid-State Circuits Conference Digest of Technical Papers, pp.480-481, San Francisco, USA, Feb. 2009.
• M. Haurylau, G. Chen, H. Chen, J. Zhang, N. A. Nelson, D. H. Albonesi, E.G. Friedman, and P. M. Fauchet, ′′On-chip optical interconnect roadmap: challenges and critical directions,′′ IEEE J. Sel. Top. Quantum Electron., vol.12, no.6, pp.1699-1705, Dec. 2006.

タイトルに関連する用語 (7件)： Si基板 ,  オンチップ ,  光配線 ,  InP ,  薄膜 ,  受光器 ,  設計