文献

J-GLOBAL ID：202202222132835708   整理番号：22A2094767

単一磁束量子プロセッサ向けキャッシュメモリ構成法の検討と定量的評価

著者 (9件)： 鴨志田圭吾 (九大) ,  石川伊織 (九大) ,  羽野祐太 (九大) ,  川上哲志 (九大) ,  谷本輝夫 (九大) ,  小野貴継 (九大) ,  田中雅光 (名古屋大) ,  藤巻朗 (名古屋大) ,  井上弘士 (九大)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2022  号： ARC-249  ページ： Vol.2022-ARC-249,No.7,1-10 (WEB ONLY)  発行年： 2022年07月20日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,単一磁束量子(Single Flux Quantum:SFQ)回路を用いたマイクロプロセッサの実現を念頭に,4kelvin環境下での動作を前提とした極低温キャッシュメモリ構成法を検討する.メモリアレイに関してはSFQシフトレジスタまたはSRAMでの実装,キャッシュ内グローバル配線に関してはSFQまたはCMOS回路での実装を想定する.これらの設計選択肢に基づき,SFQキャッシュ(SFQシフトレジスタ型FIFOメモリとSFQ回路で実装),CMOSキャッシュ(SRAMとCMOS回路で実装),ならびに,ハイブリッドキャッシュ(SRAMとSFQ回路で実装)といった3つのアーキテクチャモデルを導入し,モデリングに基づくアクセス時間の評価を行う(ただし,本稿ではデータメモリアレイにのみ着目する).その結果,現行の1.0μmプロセスを前提とした場合には,SFQキャッシュよりもハイブリッドまたはCMOSキャッシュが優れていることが分かった.(著者抄録)

シソーラス用語： *演算プロセッサ ,  *キャッシュメモリ ,  *マイクロプロセッサ ,  *磁束量子 ,  回路 ,  *超伝導素子 ,  *SRAM ,  シフトレジスタ ,  CMOS ,  記憶装置 ,  モデル ,  *単一磁束量子
準シソーラス用語： *単一磁束量子プロセッサ ,  単一磁束量子回路 ,  SFQシフトレジスタ ,  FIFOメモリ ,  アーキテクチャモデル

分類 (2件)： 記憶装置  (JC04060F) ,  汎用演算制御装置  (JC04020N)

引用文献 (15件)：

• Dennard, R., Gaensslen, F., Yu, H.-N., Rideout, V., Bassous, E. and LeBlanc, A.: Design of ion-implanted MOSFET’s with very small physical dimensions, IEEE Journal of Solid-State Circuits, Vol. 9, No. 5, pp. 256-268 (online), DOI: 10.1109/JSSC.1974.1050511 (1974).
• Likharev, K. and Semenov, V.: RSFQ logic/memory family: a new Josephson-junction technology for subterahertz-clock-frequency digital systems, IEEE Transactions on Applied Superconductivity, Vol. 1, No. 1, pp.3-28 (online), DOI: 10.1109/77.80745 (1991).
• Nagaoka, I., Tanaka, M., Inoue, K. and Fujimaki, A.: A 48GHz 5.6mW Gate-Level-Pipelined Multiplier Using Single-Flux Quantum Logic, 2019 IEEE International Solid- State Circuits Conference - (ISSCC), pp. 460-462 (2019).
• 田中雅光,石田浩貴,長岡一起,村瀬 健,佐野京佑,小野貴継,井上弘士,藤巻 朗: 単一磁束量子回路に基づくゲートレベル・パイプライン算術論理演算器の設計とエネルギー効率評価,技術報告 22 (2018).
• Ishida, K., Tanaka, M., Nagaoka, I., Ono, T., Kawakami, S., Tanimoto, T., Fujimaki, A. and Inoue, K.: 32GHz 6.5mW Gate-Level-Pipelined 4-Bit Processor using Superconductor Single-Flux-Quantum Logic, 2020 IEEE Symposium on VLSI Circuits, pp. 1-2 (2020).

タイトルに関連する用語 (4件)： 単一磁束量子 ,  プロセッサ ,  キャッシュメモリ ,  定量的評価