文献

J-GLOBAL ID：202202251929426978   整理番号：22A0133497

バルクデバイスを用いた超低電圧リテンションFlip-Flopの設計と解析

Design and analysis of ultralow-voltage-retention Flip-Flop configured with bulk devices

著者 (4件)： 松崎翼 (東工大 未来研) ,  塩津勇作 (東工大 未来研) ,  山本修一郎 (東工大 未来研) ,  菅原聡 (東工大 未来研)
資料名： 応用物理学会秋季学術講演会講演予稿集(CD-ROM)  (Extended Abstracts. JSAP Autumn Meeting (CD-ROM))
巻： 82nd  ページ： ROMBUNNO.12p-N304-5  発行年： 2021年08月26日 
JST資料番号： Y0055B  ISSN： 2758-4704  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

本文一部表示： 【はじめに】近年のマイクロプロセッサ(MP)やシステムオンチップ(SoC)には,待機時消費電力の削減のためパワーゲーティング(PG)が標準的に搭載されている[1].しかし,ステートリテンション等に用いるフリップフロップ(FF)は揮発性である...【本文一部表示】

シソーラス用語： シミュレーション ,  システム設計 ,  不良率 ,  LSI【IC】 ,  *雑音余裕 ,  消費電力 ,  双安定回路 ,  マイクロプロセッサ ,  Schmittトリガ回路 ,  CMOS ,  *低電圧 ,  電源電圧 ,  標準 ,  品質基準
準シソーラス用語： 漏れ電力 ,  回路構成 ,  パワーゲーティング , 【Automatic Indexing@JST】

分類 (2件)： レーダ  (ND13010H) ,  分析機器  (CC02020S)

タイトルに関連する用語 (6件)： バルク ,  デバイス ,  低電圧 ,  FLIP ,  設計 ,  解析