文献

J-GLOBAL ID：202302225126073842   整理番号：23A0357180

軽量なワンタイムパスワード認証方式を用いたJTAGアクセス機構のFPGA実装と面積評価

FPGA Implementation and Area Evaluation of JTAG Access Mechanism Using Lightweight One-Time Password Authentication Scheme

著者 (6件)： 岡本悠 (愛媛大 大学院理工学研究科) ,  MA Jun (愛媛大 大学院理工学研究科) ,  WANG Senling (愛媛大 大学院理工学研究科) ,  甲斐博 (愛媛大 大学院理工学研究科) ,  高橋寛 (愛媛大 大学院理工学研究科) ,  清水明宏 (高知工科大 大学院工学研究科)
資料名： 電子情報通信学会技術研究報告(Web)  (IEICE Technical Report (Web))
巻： 122  号： 283(VLD2022 19-55)  ページ： 168-173 (WEB ONLY)  発行年： 2022年11月21日 
JST資料番号： U2030A  ISSN： 2432-6380  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： サイバーフィジカルシステム(CPS)を実現するためには,実世界におけるエッジデバイスの耐故障およびセキュリティの保証が必要不可欠である.耐故障性向上のためには,デバイス内部にアクセスできるJTAGポートを利用した遠隔テストが必要である.しかしながら,JTAGポートがサイバー攻撃の端緒となる恐れがあるため,JTAG機構へのセキュリティ対策が必要不可欠である.本研究では,エッジデバイスを対象として,極めて小さい処理負荷で暗号鍵の配送が実現できるワンタイムパスワード認証方式SAS-L2を用いた軽量なJTAG認証機構を提案する.さらにFPGAにおいてその実装および動作検証を行う.FPGAにおける実装結果から,提案法は既存の暗号化手法と比べ,ハードウェアコストを抑えて,ワンタイムパスワード認証機能を実現できることを示した.(著者抄録)

シソーラス用語： *認証 ,  *FPGA ,  概念 ,  国際規格 ,  暗号鍵 ,  コンピュータセキュリティ ,  回路設計 ,  ジェイタグ ,  サイバーセキュリティ
準シソーラス用語： サイバーフィジカルシステム ,  *パスワード認証

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (7件)：

• 王 森レイ,亀山 修一,高橋 寛,“JTAGのセキュリティ脅威 攻撃の現状とその対策-,”エレクトロニクス実装学会誌, Vol.24, No.7, pp.668-674, 2021.
• 清水 明宏, “認証システム,認証装置,認証方法,およびプログラム,” 特許7119071号,Mar.2022.
• 馬 竣, 岡本 悠,王 森レイ, 甲斐 博, 亀山 修一, 高橋 寛, 清水 明宏,“JTAG 認証機構の軽量化設計について” 第36回エレクトロニクス実装学会春季講演大会,212-214.
• ケネス・P.パーカー(著),亀山修一(監訳):“バウンダリスキャンハンドブック,”青山社,2012年,第3版,ISBN978-4-88359-303-3
• 亀山修一,” バウンダリスキャン技術講座 第9回バウンダリスキャン規格の適用拡大と最新動向,”エレクトロニクス実装学会誌, Vol.24, No.1, pp.154-161, 2021.

タイトルに関連する用語 (7件)： 軽量 ,  ワンタイムパスワード ,  認証 ,  JTAG ,  FPGA実装 ,  面積 ,  評価