特許

J-GLOBAL ID：200903003335157960

論理演算回路、論理演算装置および論理演算方法

発明者： 亀山 充隆 ,  羽生 貴弘 ,  木村 啓明 ,  藤森 敬和 ,  中村 孝 ,  高須 秀視
出願人/特許権者： ローム株式会社
代理人 (1件)： 田川 幸一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-029165
公開番号（公開出願番号）：特開2004-264896
出願日： 2003年02月06日
公開日（公表日）： 2004年09月24日
要約：

【課題】不揮発性記憶素子を用いて、データの記憶、および、高信頼性かつ高速なデータの論理演算が可能な論理演算回路等を提供する。【解決手段】負荷用の強誘電体コンデンサCs’の残留分極状態s’が記憶用の強誘電体コンデンサCsの残留分極状態sと反対になるよう、強誘電体コンデンサCs’の残留分極状態を積極的に変更する。演算動作において基準電位c=0とした場合、残留分極状態s(第1の被演算データ)=0の強誘電体コンデンサCsに第2の被演算データx=1を付与しても強誘電体コンデンサCsは分極反転を起こさない。s=0、x=1以外の組み合わせでも強誘電体コンデンサCsは分極反転を起こさない。また、s=0の強誘電体コンデンサCsにx=1を付与したとき結合ノードが示す電位VA=VA(0)と、s=1の強誘電体コンデンサCsにx=1を付与したとき結合ノードが示す電位VA=VA(1)との差が大きい。【選択図】 図6

請求項（抜粋）：

第1の被演算データに対応する分極状態を保持する記憶用強誘電体コンデンサであって、第1および第2の端子を有する記憶用強誘電体コンデンサと、 前記第1の被演算データに対応する分極状態であって前記記憶用強誘電体コンデンサの分極状態と実質的に相補的関係を有する分極状態を保持する負荷用強誘電体コンデンサであって、前記記憶用強誘電体コンデンサの第1の端子に接続される第3の端子と、第4の端子と、を有する負荷用強誘電体コンデンサと、 前記負荷用強誘電体コンデンサの第4の端子を所定の基準電位に接続するとともに前記記憶用強誘電体コンデンサの第2の端子に第2の被演算データを付与することにより得られる、前記記憶用強誘電体コンデンサの第1の端子と前記負荷用強誘電体コンデンサの第3の端子との結合ノードの電位に基づいて、所定の論理演算子についての前記第1および第2の被演算データの論理演算結果を出力する演算結果出力部であって、前記結合ノードに接続される演算結果出力部と、 を備えた論理演算回路。

IPC (3件)：

G06G7/12 ,  G11C11/22 ,  G11C15/04

FI (3件)：

G06G7/12 H ,  G11C11/22 501A ,  G11C15/04 601R

引用特許：

審査官引用 (3件)

• 処理機能付記憶装置
  公報種別：公開公報   出願番号：特願平9-193828   出願人：ローム株式会社
• プログラム可能な信号処理セルおよびプログラム可能な信号処理装置
  公報種別：公開公報   出願番号：特願平11-267977   出願人：ローム株式会社
• プログラマブル論理デバイスメモリセル回路
  公報種別：公表公報   出願番号：特願2000-516351   出願人：アルテラコーポレイション