研究者
J-GLOBAL ID:200901048952981316
更新日: 2024年02月01日
柳澤 政生
ヤナギサワ マサオ | Yanagisawa Masao
この研究者にコンタクトする
直接研究者へメールで問い合わせることができます。
所属機関・部署:
早稲田大学 理工学術院 基幹理工学部
早稲田大学 理工学術院 基幹理工学部 について
「早稲田大学 理工学術院 基幹理工学部」ですべてを検索
機関情報を見る
職名:
教授
ホームページURL (2件):
http://www.islab.cs.waseda.ac.jp/
,
http://www.yanagi.cs.waseda.ac.jp/
研究分野 (3件):
生命、健康、医療情報学
, 計算機システム
, 制御、システム工学
研究キーワード (1件):
アルゴリズムとデータ構造、電子デバイス・機器工学、システム工学、計算機科学、システム情報(知識)処理、バイオシステム工学、計算機アーキテクチャ、設計自動化、バイオインフォマティクス、SoC設計技術、計算機科学、計算機支援設計(CAD)
競争的資金等の研究課題 (16件):
2009 - 2011 暗号処理向け組み込みLSIとそのテスト設計環境の構築
2005 - 2007 記号とパターンの統合によるin silicoバイオインフォマティックス
2004 - 2006 生物から発生する音を利用した自律的水中観測システムの研究開発および揚子江調査
2003 - 2005 遺伝統計学アルゴリズムを高速実行する再構成可能LSIシステムの開発
2002 - 2004 鯨類観測AUVの研究開発
1998 - 2000 デジタル信号処理用FPGAおよび専用CADツールの開発
1996 - 1997 VLSIシステム設計教育カリキュラムの開発
1994 - 1995 情報科学のための教育用マイクロプロセッサシステムの開発
1992 - 1993 計算機工学・集積回路工学教育研究用マイクロプロセッサの開発
柔軟性の高いLSIレイアウト設計手法に関する研究
柔軟性の高いLSIレイアウト設計手法に関する研究
故障利用攻撃を検出できる耐タンパー暗号回路設計に関する研究
ロバスト超低電圧回路設計技術に関する研究
適応デバイス用合成ツール
ゲノム解析
LSI (SoC) 設計および計算機支援設計(CAD)手法
全件表示
論文 (506件):
Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa. A loop structure optimization targeting high-level synthesis of fast number theoretic transform. Proceedings - International Symposium on Quality Electronic Design, ISQED. 2018. 2018-. 106-111
Sae Iwata, Tomoyuki Nitta, Toshinori Takayama, Masao Yanagisawa, Nozomu Togawa. A stayed location estimation method for sparse GPS positioning information based on positioning accuracy and short-time cluster removal. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2018. E101A. 5. 831-843
Kento Hasegawa, Masao Yanagisawa, Nozomu Togawa. A hardware-Trojan classification method utilizing boundary net structures. 2018 IEEE International Conference on Consumer Electronics, ICCE 2018. 2018. 2018-. 1-4
Siya Bao, Masao Yanagisawa, Nozomu Togawa. Road-illuminance level inference across road networks based on Bayesian analysis. 2018 IEEE International Conference on Consumer Electronics, ICCE 2018. 2018. 2018-. 1-6
Jinghao Ye, Youhua Shi, Nozomu Togawa, Masao Yanagisawa. A low cost and high speed CSD-based symmetric transpose block FIR implementation. Proceedings of International Conference on ASIC. 2018. 2017-. 311-314
もっと見る
書籍 (1件):
最新VLSIの開発設計とCAD(共著)
ミマツデータシステム 1994
講演・口頭発表等 (36件):
Suspicious Timing Error prediction with In-Cycle Clock Gating
(2013)
Scan-Based Attack Against DES Cryptosystems Using Scan Signatures
(2012)
Weighted Adders with Selector Logics for Super-resolution and Its FPGA-based Evaluation
(2012)
State Dependent Scan Flip-Flop with Key-Based Configuration against Scan-Based Side Channel Attack on RSA Circuit
(2012)
Energy-efficient High-level Synthesis for HDR Architectures with Clock Gating
(2012)
もっと見る
学歴 (2件):
- 1986 早稲田大学 理工学研究科 電気工学
- 1981 早稲田大学 理工学部 電子通信学科
学位 (1件):
工学博士 (早稲田大学)
経歴 (5件):
1991 - 1998 早稲田大学 助教授
1998 - 早稲田大学 教授
1994 - 1994 ドイツ・パッサウ大学 客員教授
1987 - 1991 拓殖大学 助教授
1986 - 1987 カリフォルニア大学バークレー校 研究員
受賞 (5件):
2011/03 - 電気通信普及財団賞
2008 - 海洋調査技術学会技術賞
1995 - ASP-DAC '95 最優秀論文賞
1990 - 安藤博記念学術奨励賞
1988 - 丹羽記念賞
所属学会 (5件):
日本オペレーションズ・リサーチ学会
, 計算機学会
, 電気電子工学会
, 情報処理学会
, 電子情報通信学会
※ J-GLOBALの研究者情報は、
researchmap
の登録情報に基づき表示しています。 登録・更新については、
こちら
をご覧ください。
前のページに戻る
TOP
BOTTOM