部品加工技術  より高く・より広く・より深く・より速く  3次元実装に用いるチップ貫通電極形成技術

富坂学; 星野雅孝; 米村均; 高橋健司

文献

J-GLOBAL ID：200902143140562430 整理番号：02A0104934

部品加工技術より高く・より広く・より深く・より速く 3次元実装に用いるチップ貫通電極形成技術

In Quest of Advanced, Expanding, Fundamental, and High-speed Parts Processing Technologies. Copper Electroplating Study for Through Silicon Chip Electrode of Three-dimensional Chip Stacking.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=02A0104934&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0104934&from=J-GLOBAL&jstjournalNo=L3836A") }}

著者 (4件)： , , ,
資料名：
巻： 6 号： 2 ページ： 78-84 発行年： 2001年12月10日
JST資料番号： L3836A ISSN： 1342-4114 資料種別：逐次刊行物 (A)
記事区分：解説発行国：日本 (JPN) 言語：日本語 (JA)

貫通電極は、積層するLSIチップ間を最短距離で接続するために...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0104934&from=J-GLOBAL&jstjournalNo=L3836A") }}

固体デバイス製造技術一般

, ,

前のページに戻る

部品加工技術 より高く・より広く・より深く・より速く 3次元実装に用いるチップ貫通電極形成技術

部品加工技術より高く・より広く・より深く・より速く 3次元実装に用いるチップ貫通電極形成技術