文献

J-GLOBAL ID：200902193756267846   整理番号：01A0610836

3次元VLSIレイアウトにおける仮想位置に基づく配置手法

Placement Method for 3-D VLSI Based on Estimated Positions.

著者 (2件)： 加藤圭太 (広島工大 工) ,  大村道郎 (広島工大 工)
資料名： 情報処理学会論文誌  (IPSJ Journal)
巻： 42  号： 6  ページ： 1730-1733  発行年： 2001年06月15日 
JST資料番号： Z0778A  ISSN： 0387-5806  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 大規模集積回路(3-D VLSI)の設計には,レイアウト設計...

シソーラス用語： *超LSI ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0610836&from=J-GLOBAL&jstjournalNo=Z0778A") }}

分類 (2件)： CAD,CAM  (JE10000A) ,  集積回路一般  (NC03161C)

引用文献 (7件)：

• TAKAHASHI, S. A new 3-D MCM fabrication technology for high-speed chip-to-chip communication: Vertically connected thin-film chip (VCTC) Technology. Proc. 1995 Symposium on VLSI Technology. 1995, 135-136
• MELEIS, W. M. Architectural design of a three dimensional FPGA. Proc. 17th Conference on Advanced Research in VLSI. 1997, 256-268
• KUNIO, T. Three dimentional ICs, having four stacked active device layers. IEEE International Erectron Device Meeting. 1989, 837-840
• YAMAZAKI, K. 4-layer 3-D IC technologies for parallel signal processing. IEEE International Erectron Device Meeting. 1990, 599-602
• 加藤圭太. 並列計算機を用いた3次元VLSI初期配置手法の実験的評価. 2000年電子情報通信学会総合大会, 基礎・境界. 2000, 73

タイトルに関連する用語 (5件)： 3次元 ,  VLSI ,  レイアウト ,  仮想 ,  手法