文献
J-GLOBAL ID:200902194260187814   整理番号:95A0702234

バックゲート・パイアス効果の削減による高抵抗負荷SOI SRAMセルの低電圧動作

LSI Memory Device, Circuit and Architecture Technologies for Multimedia Age. Low-Voltage Operation of a High-Resistivity Load SOI SRAM Cell by Reduced Back-Gate-Bias Effect.
著者 (9件):
資料名:
巻: E78-C  号:ページ: 812-817  発行年: 1995年07月 
JST資料番号: L1370A  ISSN: 0916-8524  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
薄膜SOI MOSFETを用いた高抵抗負荷SRAMセルの安定...
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,...
   続きはJDreamIII(有料)にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=95A0702234&from=J-GLOBAL&jstjournalNo=L1370A") }}
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る