文献

J-GLOBAL ID：200902202219312079   整理番号：08A1272588

ポストと配線部品を用いた両面電極パッケージ:PoP,ウェハレベルCSPおよびコンパクトなイメージセンサパッケージのための新規な構成

A Dual Face Package Using a Post with Wire Component: Novel Structure for PoP, Wafer Level CSP and Compact Image Sensor Packages

著者 (7件)： ISHIHARA Masamichi (Kyushu Inst. Technol., Kitakyushu-city, JPN) ,  TAKEHARA Yasuyuki (Kyushu Inst. Technol., Kitakyushu-city, JPN) ,  YANO Takumi (Kyushu Inst. Technol., Kitakyushu-city, JPN) ,  INO Yoshihiko (Oki Electric Corp., Miyazaki-prefecture, JPN) ,  KUROGI Takashi (Oki Electric Corp., Miyazaki-prefecture, JPN) ,  HASHIMOTO Kenji (Nakaya Microdevices Corp., Ohita-prefecture, JPN) ,  KAWANO Hirotada (Nakaya Microdevices Corp., Ohita-prefecture, JPN)
資料名： Proceedings. Electronic Components & Technology Conference  (Proceedings. Electronic Components & Technology Conference)
巻： 58th Vol.2  ページ： 1093-1098  発行年： 2008年 
JST資料番号： H0393A  ISSN： 0569-5503  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： パッケージオンパッケージのボトムパッケージとなる新規な両面電極パッケージ(DFP)として,DFP-PO(ポスト型)とDFP-PW(配線付ポスト部品型)の2種を開発した。DFPは内部にポスト電極を備え,両面で終端を形成する。このDFPは現在のボールグリッドアレイ(BGA)と同じ熱特性を備え,はんだ付プロセスにおける反りがBGAと同一であるため,モールドアレイパッケージ(MAP)やBGAなどをトップパッケージとして使用できる。DFP-POを用いて116個のPoPを試験的に作製した。このアセンブリ歩留りは100%で,500回の熱サイクル試験で故障は見られなかった。一つのDFP-PWの150サイクルの熱サイクル試験でも故障は見られなかった。配線付ポスト部品(PWC)を用いてアセンブリしたDFP-PWは,九州工業大学と協力企業によって開発された。PWCを用いることで,現行のPoPのボトムパッケージに比べてコンパクトで薄いDFPが実現した。このPWCは埋込みIC基板,イメージセンサのパッケージやウェハレベルチップサイズパッケージ(WLCSP)などのPoPの他にも,半導体分野におけるコンパクトで簡単なJISSOパッケージとして役立つ。

シソーラス用語： *ICパッケージ ,  *高密度実装 ,  素子構造 ,  配線 ,  厚み ,  信頼性試験 ,  熱サイクル ,  イメージセンサ
準シソーラス用語： CSPパッケージ ,  *DFPパッケージ ,  PoPパッケージ ,  三次元実装 ,  電極配置

分類 (1件)： 固体デバイス材料  (NC03020K)

タイトルに関連する用語 (5件)： 両面 ,  パッケージ ,  POP ,  ウェハレベルCSP ,  イメージセンサ