文献

J-GLOBAL ID：200902204435030692   整理番号：05A1024520

非対称傾斜遷移をもつ高速差動動的論理のための論理合成技法

Logic Synthesis Technique for High Speed Differential Dynamic Logic with Asymmetric Slope Transition

著者 (4件)： MORIMOTO Masao (Kobe Univ., Kobe-shi, JPN) ,  TANAKA Yoshinori (Kobe Univ., Kobe-shi, JPN) ,  NAGATA Makoto (Kobe Univ., Kobe-shi, JPN) ,  TAKI Kazuo (Kobe Univ., Kobe-shi, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E88-A  号： 12  ページ： 3324-3331  発行年： 2005年12月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文は,非対称傾斜差動動的論理(ASDDL)のための論理合...

シソーラス用語： *論理設計 ,...
準シソーラス用語： BDD【グラフ】 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A1024520&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (2件)： 集積回路一般  (NC03161C) ,  CAD,CAM  (JE10000A)

引用文献 (14件)：

• NG, P. Performance of CMOS differential circuits. IEEE J. Solid-State Circuits. 1996, 31, 6, 841-846
• KRAMBECK, R. H. High-speed compact circuits with CMOS. IEEE J. Solid-State Circuits. 1982, SC-17, 3, 614-619
• CHU, K. M. A comparison of CMOS circuit techniques : Differential cascode voltage switch logic versus conventional logic. IEEE J. Solid-State Circuits. 1987, 22, 4, 528-532
• HELLER, L. G. Cascode voltage switch logic : A differential CMOS logic family. IEEE International Solid-State Circuits Conference, Feb. 1984. 1984, 16-17
• CHU, K. M. Design procedures for differential cascode voltage switch circuits. IEEE J. Solid-State Circuits. 1986, 21, 6, 1082-1087

タイトルに関連する用語 (6件)： 非対称 ,  遷移 ,  差動 ,  動的論理 ,  論理合成 ,  技法