文献

J-GLOBAL ID：200902207137765646   整理番号：08A0790737

リフレッシュ時間志向のダイナミックランダムアクセスメモリの設計のための捕獲準位のゆらぎによる統計的p-n接合の漏れの模型

Statistical p-n Junction Leakage Model via Trap Level Fluctuation for Refresh-Time-Oriented Dynamic Random Access Memory Design

著者 (5件)： KAMOHARA Shiro (Renesas Technol. Corp., Ibaraki, JPN) ,  KAMOHARA Shiro (Tokyo Metropolitan Univ., Tokyo, JPN) ,  KUBOTA Katsuhiko (Renesas Technol. Corp., Ibaraki, JPN) ,  MONIWA Masahiro (Renesas Technol. Corp., Ibaraki, JPN) ,  OKUMURA Tsugunori (Tokyo Metropolitan Univ., Tokyo, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 47  号： 7 Issue 1  ページ： 5304-5308  発行年： 2008年07月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： ダイナミックランダムアクセスメモリ(DRAM)の単一テイルビットの漏れ電流に対する新しい模型を開発した。この模型は,各々のテイルビットの漏れ電流を定量的に説明することができる。模型方程式を導くために,一つの特定の捕獲中心を持つ若干のビットがDRAM中のすべてのビットの間でテイルビットになることができると仮定する。テイルビットの漏れ電流の変化の原因は捕獲準位の変動である。導いた平均の捕獲準位の値は0.677eVで,これはCuやFeによって生じる捕獲中心の値に近い。捕獲順位の変動の模型によって,テイルビットに対する保持時間の分布を再現することに成功した。また,この模型を用いて,プロセススプリットと温度の関数としてテイル分布の模型と実験との間の良い一致を得た。この模型によって適用された例として,1Gbyte DRAMに対する修復可能ビットの必要な数を評価した。(翻訳著者抄録)

シソーラス用語： 保持時間 ,  *DRAM ,  捕獲中心 ,  深い準位 ,  ゆらぎ ,  PN接合 ,  漏れ電流 ,  温度依存性
準シソーラス用語： リフレッシュ時間 ,  テイルビット ,  プロセススプリット

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (26件)：

• T. Hamamoto, S. Sugiura, and S. Sawada: IEDM Tech. Dig., 1995, p. 377.
• T. Hamamoto, S. Sugiura, and S. Sawada: IEEE Trans. Electron Devices 45(1998)1300.
• Y. P. Kim, S. T. Kim, J. T. Moon, and S. U. Kim: IEEE Trans. Device Mater. Reliab.1(2001)104.
• Y. Mori, R. Yamada, S. Kamohara, M. Moniwa, K. Ohyu, and T. Yamanaka: Proc. IRPS2001, 2001, p. 167.
• Y. Mori, S. Kamohara, M. Moniwa, K. Ohyu, T. Yamanaka, and R. Yamada: IEEE Trans. Electron Devices 53(2006)398.

タイトルに関連する用語 (8件)： ダイナミックランダムアクセスメモリ ,  設計 ,  捕獲準位 ,  ゆらぎ ,  統計 ,  p-n接合 ,  漏れ ,  模型