文献

J-GLOBAL ID：200902221668491004   整理番号：06A0906345

動的差動論理に基づく低電力四値フリップフロップの設計

Design of a Low-Power Quaternary Flip-Flop Based on Dynamic Differential Logic

著者 (3件)： MOCHIZUKI Akira (Tohoku Univ., Sendai-shi, JPN) ,  SHIRAHAMA Hirokatsu (Tohoku Univ., Sendai-shi, JPN) ,  HANYU Takahiro (Tohoku Univ., Sendai-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E89-C  号： 11  ページ： 1591-1597  発行年： 2006年11月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 2ビット記憶素子と3個の4レベル電圧比較器からなる新型のスタ...

シソーラス用語： *多値論理 ,...
準シソーラス用語： 電流モード論理

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0906345&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

引用文献 (24件)：

• CHANDRAKASAN, A. Design of High-Performance Microprocessor Circuits. 2000
• BAKER, R. J. CMOS, Circuit Design, Layout, and Simulation. 2005
• CHEN, W. The VLSI Handbook. 2000
• KOZU, S. A 100MHz, 0.4W RISC processor with 200MHz multiply adder, using pulse-register technique. IEEE International Solid-State Circuits Conference, 1996. 1996, 40-41
• STAN, M. R. Power-aware computing. Computer. 2003, 36, 12, 35-38

タイトルに関連する用語 (5件)： 差動 ,  論理 ,  低電力 ,  フリップフロップ ,  設計