研究者
J-GLOBAL ID:201301008166322571   更新日: 2020年08月31日

望月 明

モチヅキ アキラ | Mochizuki Akira
研究分野 (5件): 通信工学 ,  電子デバイス、電子機器 ,  電気電子材料工学 ,  情報ネットワーク ,  計算機システム
研究キーワード (19件): Multiple-Valued Logic ,  System LSI ,  VLSI ,  Micro Controller ,  Low power ,  低消費電力 ,  マイクロコントローラ ,  Microprocessor ,  マイクロプロセッサ ,  多値論理 ,  算術アルゴリズム ,  不揮発性デバイス ,  計算機アーキテクチャ ,  システムLSI ,  VLSI ,  Non-volatile device ,  Computer science ,  Computer architecture ,  Arithmetic algorithm
競争的資金等の研究課題 (12件):
  • 2006 - 2008 多値双方向同時データ転送技術に基づく高速LDPCデコーダVLSIの開発
  • 2006 - 2007 不揮発性デバイスに基づくクイックオンVLSIシステムの構成
  • 2004 - 2006 パケット通信に基づくチップ内高速多値データ転送VLSIの開発
  • 2003 - 2005 双方向電流モード多値回路技術に基づく超高速非同期データ転送VLSIの開発
  • 2001 - 2004 転送ボトルネックフリー多値ロジックインメモリVLSIの開発と応用
全件表示
論文 (21件):
  • Akira Mochizuki, Hirokatsu Shirahama, Takahiro Hanyu. Design and evaluation of a 54 x 54-bit multiplier based on differential-pair circuitry. IEICE TRANSACTIONS ON ELECTRONICS. 2007. E90C. 4. 683-691
  • Akira Mochizuki, Masatomo Miura, Takahiro Hanyu. High-performance multiple-valued comparator based on active-load dual-rail differential logic for crosstalk-noise reduction. Proceedings of The International Symposium on Multiple-Valued Logic. 2007. Vol.37. CD-ROM
  • Hirokatsu Shirahama, Akira Mochizuki, Takahiro Hanyu, Masami Nakajima, Kazutami Arimoto. Design of a processing element based on quaternary differential logic for a multi-core SIMD processor. Proceedings of The International Symposium on Multiple-Valued Logic. 2007. Vol. 37. CD-ROM
  • Akira Mochizuki, Hirokatsu Shirahama, Takahiro Hanyu. Design of a low-power quaternary flip-flop based on dynamic differential logic. IEICE TRANSACTIONS ON ELECTRONICS. 2006. E89C. 11. 1591-1597
  • Akira Mochizuki, Takahiro Hanyu. Highly reliable multiple-valued circuit based on dual-rail differential logic. Proceedings of The International Symposium on Multiple-Valued Logic. 2006. Vol.36. CD-ROM. 5
もっと見る
MISC (48件):
特許 (10件):
講演・口頭発表等 (25件):
  • 差動ロジックに基づく高性能VLSIの展望
    (多値論理フォーラム,多値論理研究会,Vol.29 No.19 2006)
  • 2線式差動論理の基づくノイズフリー多値集積回路
    (平成18年度電気関係学会東北支部連合大会,2I1 2006)
  • TMR-Based Logic-in-Memory Circuit and Its Application
    (14th International Workshop on Post-Binary ULSI Systems 2005)
  • 電流モード多値回路技術の展望
    (多値論理フォーラム,多値論理研究会,Vol.28 No.1 2005)
  • 多値差動ロジックに基づく高性能部分積生成回路の構成
    (2005年電子情報通信学会総合大会,C-12-11 2005)
もっと見る
学歴 (5件):
  • 2006 - 博士(工学) (東北大学) 取得
  • 1993 - 1995 東北大学大学院 情報基礎科学専攻
  • 1993 - 1995 東北大学
  • - 1993 東北大学 情報工学科
  • - 1993 東北大学
学位 (1件):
  • 博士(工学) (東北大学)
経歴 (10件):
  • 2012/11 - 現在 Center for Spintronics Integrated Systems, Tohoku University Assistant Professor
  • 2012/11 - 現在 東北大学 省エネルギー・スピントロニクス集積化システムセンター 助教
  • 2010/04 - 2012/10 ルネサスエレクトロニクス(株) (NECエレクトロニクスと合併)
  • 2010/04 - 2012/10 Dept. Development of platforms including CPU IPs, memories, buses and peripherals for MCUs(Micro-Controller Units), Renesas Electronics Corp. Engineer
  • 2007/04 - 2010/03 (株)ルネサステクノロジ
全件表示
委員歴 (7件):
  • 2005 - 2007 多値論理研究会技術担当幹事(回路・設計担当)
  • 2005 - 2006 電子通信情報学会「新デバイスアーキテクチャとシステムインテグレーション構築」英文論文誌C小特集号編集委員会・編集幹事
  • 2004 - 2005 2nd IGNOIE (21st COE) 広報幹事
  • 2003 - 2005 多値論理研究会庶務幹事
  • 2003 - 2004 2004 ITC-CSCC 出版担当
全件表示
受賞 (2件):
  • 2005 - (財)安藤研究所 第18回安藤博記念学術奨励賞 電流モード多値差動ロジックに基づく高性能VLSIの開発に関する研究
  • 2005 - Ando Incentive Prize for the Study of Electronics
所属学会 (4件):
IEEE(米国電気電子学会) ,  IEICE(電子情報通信学会) ,  IEEE ,  IEICE
※ J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。 登録・更新については、こちらをご覧ください。

前のページに戻る