文献

J-GLOBAL ID：200902229980544655   整理番号：09A0709401

対称/非対称STDP関数を伴うCMOSスパイキングニューラルネットワーク回路

A CMOS Spiking Neural Network Circuit with Symmetric/Asymmetric STDP Function

著者 (4件)： TANAKA Hideki (Kyushu Inst. Technol., Kitakyushu-shi, JPN) ,  MORIE Takashi (Kyushu Inst. Technol., Kitakyushu-shi, JPN) ,  AIHARA Kazuyuki (Univ. Tokyo, Tokyo, JPN) ,  AIHARA Kazuyuki (JST-ERATO)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E92-A  号： 7  ページ： 1690-1698  発行年： 2009年07月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,スパイクタイミング依存シナプス可塑性(STDP)を伴うスパイキングニューラルネットワークを実現する,アナログCMOS回路を提案する。特に対称関数を伴うSTDP回路を初めて提案し,またSTDP学習によるHopfield型フィードバックネットワークにおける連想メモリ動作も実証する。このスパイキングニューロンモデルでは,処理結果を表現するアナログ情報がスパイク発火イベントの相対的タイミングにより与えられる。生物学的ニューロンはそのシナプス重みをSTDPにより変えることは周知であり,これは非同期スパイク間の相対的タイミングに依存する学習規則を与える。従って,STDPを学習機能を備えたスパイキングニューラルシステムに使用できる。TSMC 0.25μm CMOSプロセステクノロジーを使用して試作したチップの測定結果は,このスパイキングニューロン回路はフィードバックネットワークを構成可能であり,同期または非同期STDP回路により,シナプス重みを非同期スパイク間の相対的タイミングを基礎に更新できることを実証する。(翻訳著者抄録)

シソーラス用語： ニューロン ,  スパイク電位 ,  Hopfield模型 ,  発火【生理】 ,  シナプス ,  神経生理 ,  アナログ集積回路 ,  半導体集積回路 ,  対称性 ,  非対称性 ,  半導体プロセス ,  半導体チップ ,  同期回路 ,  フィードバック ,  *連想メモリ ,  回路シミュレーション ,  LSI【IC】 ,  制御 ,  神経可塑性 ,  *スパイキングニューロン ,  シナプス可塑性 ,  CMOS集積回路 ,  タイミング制御 ,  電気生理
準シソーラス用語： CMOSプロセス

分類 (1件)： ニューロコンピュータ  (JC06010Q)

引用文献 (14件)：

• [1] W. Maass, “Networks of spiking neurons: The third generation of neural network models, ” Trans. Soc. Comput. Simul. Int., vol.14, no.4, pp.1659-1671, 1997.
• [2] W. Maass and C.M. Bishop, eds., Pulsed neural networks, MIT Press, Cambridge, MA, USA, 1999.
• [3] S.J. Thorpe and J. Gautrais, “Rapid visual processing using spike asynchrony, ” NIPS, ed. M. Mozer, M.I. Jordan, and T. Petsche, pp.901-907, MIT Press, 1996.
• [4] K. Sasaki, T. Morie, and A. Iwata, “A VLSI spiking feedback neural network with negative thresholding and its application to associative memory, ” IEICE Trans. Electron., vol.E89-C, no.11, pp.1637-1644, Nov. 2006.
• [5] H. Tanaka, T. Morie, and K. Aihara, “Associative memory operation in a hopfield-type spiking neural network with modulation of resting membrane potential, ” Int. Symp. on Nonlinear Theory and its Applications (NOLTA 2005), pp.313-316, Oct. 2005.

タイトルに関連する用語 (6件)： 対称 ,  非対称 ,  STDP ,  関数 ,  CMOS ,  スパイキングニューラルネットワーク