文献

J-GLOBAL ID：200902246112866320   整理番号：06A0152015

遅延試験用の統計的品質モデル

A Statistical Quality Model for Delay Testing

著者 (5件)： SATO Yasuo (Semiconductor Technol. Academic Res. Center, Yokohama-shi, JPN) ,  HAMADA Shuji (Semiconductor Technol. Academic Res. Center, Yokohama-shi, JPN) ,  MAEDA Toshiyuki (Semiconductor Technol. Academic Res. Center, Yokohama-shi, JPN) ,  TAKATORI Atsuo (Semiconductor Technol. Academic Res. Center, Yokohama-shi, JPN) ,  KAJIHARA Seiji (Kyushu Inst. of Technol., Iizuka-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E89-C  号： 3  ページ： 349-355  発行年： 2006年03月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本文は,作製プロセス品質,設計遅延余裕度と試験タイミング精度...

シソーラス用語： *超LSI ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0152015&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (1件)： 集積回路一般  (NC03161C)

引用文献 (13件)：

• SEGURA, J. Parametric failures in CMOS ICs-A defect-based analysis. Proc. IEEE International Test Conference, 2002. 2002, 90-99
• KRSTIC, A. Delay fault testing for VLSI circuits. 1998
• YANG, K. TranGen : A SAT-based atpg for path-oriented transition faults. Proc. Asian and South Pacific Design Automation Conference, Jan. 2004. 2004, 92-97
• PARK, E. S. Statistical delay fault coverage and defect level for delay faults. Proc. IEEE International Test Conference, 1988. 1988, 160-167
• PARK, E. S. Delay testing quality in timing-optimized designs. Proc. IEEE International Test Conference, 1991. 1991, 168-176

タイトルに関連する用語 (4件)： 遅延 ,  試験 ,  統計 ,  品質モデル