文献

J-GLOBAL ID：200902256082465878   整理番号：09A0584166

CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策 1.MOSトランジスタのスケーリングに伴う特性ばらつき

著者 (3件)： 平本俊郎 (東大 生産技研) ,  竹内潔 (MIRAI-Selete) ,  西田彰男 (MIRAI-Selete)
資料名： 電子情報通信学会誌  (Journal of the Institute of Electronics, Information and Communication Engineers)
巻： 92  号： 6  ページ： 416-426  発行年： 2009年06月01日 
JST資料番号： F0019A  ISSN： 0913-5693  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： MOSトランジスタはゲート長が100nm以下にまで微細化され,特性ばらつきの問題が顕在化してきた。設計上同じサイズのトランジスタであっても,製造されたトランジスタごとに特性が異なり,その結果,回路が正常に動作しないなどの現象が引き起こされている。特性ばらつきの原因は多岐にわたっており,定量的には未解明の部分が多い。本稿では,特性ばらつきの現状を紹介するとともに,その原因と対策について最新の動向を紹介する。(著者抄録)

シソーラス用語： *CMOS構造 ,  *精密化 ,  *MOSFET ,  *スケーリング【計数】 ,  ウエハ【IC】 ,  半導体チップ ,  *分散【variance】 ,  不純物分布 ,  絶縁膜 ,  SOI構造 ,  ゲート【半導体】 ,  酸化膜 ,  膜厚 ,  *超LSI
準シソーラス用語： ばらつき

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (22件)：

• PELGROM, M. P. M. Matching properties of MOS transistors. IEEE J. Solid-State Circuits. 1989, 24, 5, 1433-1440
• MIZUNO, T. Experimental study of threshold voltage fluctuation due to statistical variation of channel dopant number in MOSFET's. IEEE Trans. Electron Devices. 1994, 41, 11, 2216-2221
• ASENOV, A. Suppression of random dopant-induced threshold voltage fluctuations in sub-0.1-μm MOSFET's with epitaxial and δ-doped channels. IEEE Trans. Electron Devices. 1999, 46, 8, 1718-1724
• TAKEUCHI, K. Channel engineering for the reduction of random-dopant-placement-induced threshold voltage fluctuation. Int. Electron Devices Meeting (IEDM), 1997. 1997, 841-845
• YASUDA, Y. Separation of effects of statistical impurity number fluctuations and position distribution on Vth fluctuations in scaled MOSFETs. IEEE Trans. Electron Devices. 2000, 47, 10, 1838-1842

タイトルに関連する用語 (6件)： CMOS ,  微細化 ,  ばらつき ,  対策 ,  MOSトランジスタ ,  スケーリング