文献

J-GLOBAL ID：200902272391365468   整理番号：08A1189306

ハイパフォーマンスコンピューティングを目指したMPLDアーキテクチャの検討

Consideration of MPLD Architecture for High Performance Computing

著者 (5件)： 弘中哲夫 (広島市大 大学院情報科学研究科) ,  平川直樹 (広島市大 大学院情報科学研究科) ,  吉原理記 (広島市大 大学院情報科学研究科) ,  谷川一哉 (広島市大 大学院情報科学研究科) ,  佐藤正幸 (太陽誘電)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 108  号： 273(CPSY2008 29-36)  ページ： 13-18  発行年： 2008年10月24日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年では高性能FPGAの登場により科学技術計算等を対象にしたHPC(High Performance Computing)の分野において研究が盛んである。HPCでは,近年のCPUの高速な動作周波数に対しFPGAのコンフィギュレーション速度はかなり遅いため,CPUの処理時間とFPGAのコンフィギュレーション時間の差により深刻なオーバーヘッドが生じるという問題がある。また,一般に演算とメモリが外部I/Oにより分断されており,FPGAの高い並列性を生かすのが難しいという問題がある。そこで,通常のメモリへの書き込み動作と同じ手法で高速にコンフィギュレーション行うことで高速な部分再構成ができるだけでなく,演算結果を外部I/Oを経由せずにFPGAがメモリにアクセスできるFPGAの可能性について紹介する。(著者抄録)

シソーラス用語： 高速アルゴリズム ,  *FPGA ,  *再構成 ,  *計算機アーキテクチャ ,  PLD【IC】 ,  論理演算 ,  論理回路 ,  数値計算 ,  並列演算
準シソーラス用語： コンフィギュレーション ,  ハイパフォーマンス ,  部分再構成

分類 (1件)： ディジタル計算機方式一般  (JC02010O)

引用文献 (6件)：

• 中里直人. FPGAによる流体シミュレーションの高速化. 信学技報. 2005, 105, 517, 19-24
• ザイリンクス株式会社. Virtex-5ユーザーガイド. http://japan.xilinx.com/
• 日本アルテラ株式会社. Cyclone IIIデバイス・ファミリの概要. http://japan.xilinx.com/
• 末吉敏則. リコンフィギャラブルシステム. 2005
• 吉原理記. 再構成デバイスとしても動作するメモリLSIの検討. 電子情報通信学会 技術研究報告. 2006, 106, 246, 23-28

タイトルに関連する用語 (2件)： ハイパフォーマンスコンピューティング ,  アーキテクチャ