文献

J-GLOBAL ID：200902288528834510   整理番号：08A0132632

プリチャージ位相を使用したブートストラップスイッチ面積消費の低減

Reduction of Bootstrapped Switch Area Consumption Using Pre-Charge Phase

著者 (3件)： NICODIMUS Retdian A. (Tokyo Inst. of Technol., Tokyo, JPN) ,  TAKAGI Shigetaka (Tokyo Inst. of Technol., Tokyo, JPN) ,  FUJII Nobuo (Tokyo Inst. of Technol., Tokyo, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E91-A  号： 2  ページ： 476-482  発行年： 2008年02月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文は,トラックアンドホールド回路における入力範囲制限問題...

シソーラス用語： 回路解析 ,...
準シソーラス用語： ブートストラップスイッチ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=08A0132632&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (1件)： 電子回路一般  (NC05010N)

引用文献 (8件)：

• RAZAVI, B. Design of Analog CMOS Integrated Circuits. 2001
• FAYOMI, C. J. B. Low-voltage CMOS analog switch for high precision sample-and-hold circuit. Proc. 43rd IEEE Midwest Symp. on Circuit and Systems, Aug. 2000. 2000, 710-713
• LEE, T. A 1.5-V 50-MHz pseudodifferential CMOS sample-and-hold circuit with low hold pedestal. IEEE Trans. Circuits Syst. I. 2005, 52, 9, 1752-1757
• FAYOMI, C. J. B. Low-voltage CMOS analog bootstrapped switch for sample-and-hold circuit : Design and chip characterization. Proc. IEEE Int. Symp. on Circuits and Systems, May 2005. 2005, 3, 2200-2203
• AKSIN, D. A bootstrapped switch for precise sampling of inputs with signal range beyond supply voltage. Proc. IEEE Custom Integrated Circuits Conf., Sept. 2005. 2005, 743-746

タイトルに関連する用語 (5件)： プリチャージ ,  位相 ,  ブートストラップ ,  面積 ,  消費