文献

J-GLOBAL ID：200902289482047922   整理番号：09A0922512

SFQ半精度浮動小数点加算器の設計と実装とオンチップ高速試験

Design and Implementation and On-Chip High-Speed Test of SFQ Half-Precision Floating-Point Adders

著者 (11件)： PARK Heejoung (Yokohama National Univ., Yokohama, JPN) ,  YAMANASHI Yuki (Yokohama National Univ., Yokohama, JPN) ,  TAKETOMI Kazuhiro (Yokohama National Univ., Yokohama, JPN) ,  YOSHIKAWA Nobuyuki (Yokohama National Univ., Yokohama, JPN) ,  TANAKA Masamitsu (Nagoya Univ., Nagoya, JPN) ,  OBATGA Koji (Nagoya Univ., Nagoya, JPN) ,  ITO Yuki (Nagoya Univ., Nagoya, JPN) ,  FUJIMAKI Akira (Nagoya Univ., Nagoya, JPN) ,  TAKAGI Naofumi (Nagoya Univ., Nagoya, JPN) ,  TAKAGI Kazuyoshi (Nagoya Univ., Nagoya, JPN) ,  NAGASAWA Shuichi (Superconductivity Res. Lab., Tsukuba, JPN)
資料名： IEEE Transactions on Applied Superconductivity  (IEEE Transactions on Applied Superconductivity)
巻： 19  号： 3,Pt.1  ページ： 634-639  発行年： 2009年06月 
JST資料番号： W0177A  ISSN： 1051-8223  CODEN： ITASE9  資料種別： 逐次刊行物 (A)
発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

タイトルに関連する用語 (7件)： SFQ ,  浮動小数点 ,  加算器 ,  設計 ,  実装 ,  オンチップ ,  試験