特許
J-GLOBAL ID：200903000058789971
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平9-320514
公開番号（公開出願番号）：特開平11-145142
出願日： 1997年11月07日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】 接続電極と外部接続端子とを電気的に接続する内部配線としてスクリーン印刷により形成された配線を用い、製造工程を簡略化し資材を有効に利用することができる半導体装置及びその製造方法を提供する。【解決手段】 パッシベーション膜9上の第1の絶縁膜3の上にはバリアメタル層とシード層との複合膜21を介してスクリーン印刷で形成された内部配線6が形成されている。内部配線6は接続電極2と電気的に接続されている。第1の絶縁膜3及び内部配線6の上にはフォトレジスト膜からなる第2の絶縁膜7が形成されている。内部配線の露出部分にバリアメタル層とシード層との複合膜22を介して形成された外部接続端子8は、複合膜22の上に形成されたCu膜81上に形成されている。スクリーン印刷に利用したフォトレジストは絶縁膜に用いて資材を有効利用できる。
請求項（抜粋）：
半導体素子が形成された半導体チップと、前記半導体チップ主面に形成された複数の接続電極と、前記半導体チップ主面の前記接続電極が形成されている領域以外の領域を被覆するフォトレジスト膜からなる第1の絶縁膜と、前記第1の絶縁膜上に形成され、前記接続電極に電気的に接続されたスクリーン印刷により形成された内部配線と、前記内部配線の一部の領域以外の内部配線と前記第1の絶縁膜を被覆するフォトレジスト膜からなる第2の絶縁膜と、前記第2の絶縁膜に被覆されていない前記内部配線の前記一部の領域上に外部接続端子を形成することを特徴とする半導体装置。
IPC (3件)：
H01L 21/3205
, H01L 21/60 311
, H01L 21/60
H01L 21/88 T
, H01L 21/60 311 Q
, H01L 21/92 602 Z
, H01L 21/92 604 E
