特許

J-GLOBAL ID：200903000207081200

パターンマッチング装置、その形成方法、それを用いたネットワーク不正侵入検知装置の動作方法、およびそれを用いた侵入防止システムの動作方法

発明者： 山口 喜教 ,  前田 敦司 ,  片下 敏宏 ,  戸田 賢二
出願人/特許権者： 国立大学法人 筑波大学 ,  独立行政法人産業技術総合研究所
代理人 (3件)： 福田 賢三 ,  福田 伸一 ,  福田 武通
公報種別：公開公報
出願番号（国際出願番号）：特願2005-333199
公開番号（公開出願番号）：特開2007-142767
出願日： 2005年11月17日
公開日（公表日）： 2007年06月07日
要約：

【課題】パターンマッチング装置の回路規模の増大を抑制しつつ入力データ幅を拡張する。【解決手段】複数のマッチングパターンそれぞれからステートマシンを生成するのではなく、その数を集約する。このため、複数の入力信号の積をとる演算回路と、その演算結果を保持する保持回路と、からなる単位ステートマシンを複数備えるNFAステートマシンと、伝送された符号と、探索する符号と、の比較を行なう比較器と、を含み、前記の演算回路は、前段の単位ステートマシンの出力と、上記の比較器の出力との積をとり、最後尾の段から検索結果を出力するもので、複数の単位ステートマシンが直列に出力端まで接続された少なくともひとつの構成Aと、上記の直列接続の中間点から分岐し、他の出力端まで接続された構成Bと、をもち、上記の分岐点の位置を、該分岐点の前段では、構成Aと構成Bとの検索が共通の検索であるように定める。【選択図】 図3

請求項（抜粋）：

複数の入力信号の積をとる演算回路と、前記演算回路の演算結果を予め決められた時間保持する保持回路と、からなる単位ステートマシンを複数備えるNFAステートマシンと、 伝送された符号と、探索する符号と、の比較を行なう比較器と、 を含み、 前記の演算回路は、初段では予め決められた論理値の出力、あるいは、それ以降の段では前段の単位ステートマシンの出力と、上記の比較器の出力との積をとり、予め決められた段から探索結果を出力するものであって、 複数の単位ステートマシンが出力端まで直列接続された少なくともひとつの構成Aと、 上記の直列接続の中間点から分岐し、他の出力端まで接続された構成Bと、をもち、 上記の分岐点の位置を、該分岐点の前段では、構成Aと構成Bとの行なう探索が共通の探索であるように定めたことを特徴とするパターンマッチング装置。

IPC (1件)：

H04L 12/66

FI (1件)：

H04L12/66 B

Fターム (7件)：

5K030GA15 ,  5K030HA08 ,  5K030HC01 ,  5K030HD03 ,  5K030JA10 ,  5K030KA05 ,  5K030LC18