特許
J-GLOBAL ID：200903000255733449
積層パッケージ
発明者：
,
出願人/特許権者：
代理人 (3件)：
西教 圭一郎
, 杉山 毅至
, 井上 眞司
公報種別：公開公報
出願番号（国際出願番号）：特願2007-031205
公開番号（公開出願番号）：特開2007-251145
出願日： 2007年02月09日
公開日（公表日）： 2007年09月27日
要約：
【課題】 緩衝剤が含有されたテープを使用することなく、同一な大きさのチップの積層ができ、高速応答性が要求される製品への適用が有利であるとともに、全体の大きさを縮小させた積層パッケージを提供する。【解決手段】上面にボンディングパッドと連結された第1再配線236と、内部に第1再配線と連結された貫通シリコンビア234と、下面に貫通シリコンビアと連結された第2再配線237とが具備された多数の半導体チップを、対応する第1再配線と第2再配線の間に第1はんだボール260aを介在させ積層された半導体チップと、最下部半導体チップ210の第1再配線と印刷回路基板400の電極端子の間に介在された第2はんだボール260bと、積層された半導体チップを含んだ印刷回路基板の上面を封止する封止材450と、及び印刷回路基板下面のボールランドに付着され実装手段として機能する第3はんだボール460cを含む。【選択図】 図2B
請求項（抜粋）：
上面に配置される電極端子及び下面に配置されるボールランドを含んだ回路配線が形成された印刷回路基板と、
前記印刷回路基板上に少なくとも2つ以上がフェイスダウンタイプで積層され、上面にボンディングパッドと連結された第1再配線が具備され、内部に前記第1再配線と連結された貫通シリコンビアが具備され、下面に前記貫通シリコンビアと連結された第2再配線が具備された多数の半導体チップと、
前記積層された半導体チップの、対応する第1再配線と第2再配線の間に介在され相互間の電気的及び機械的連結を成す第1はんだボールと、
前記積層された半導体チップのうち最下部半導体チップの第1再配線と印刷回路基板の電極端子の間に介在され相互間の電気的及び機械的連結を成す第2はんだボールと、
前記積層された半導体チップを含んだ印刷回路基板の上面を封止する封止材と、
前記印刷回路基板下面のボールランドに付着され実装手段として機能する第3はんだボールと、
を含むことを特徴とする積層パッケージ。
IPC (3件)：
H01L 25/18
, H01L 25/07
, H01L 25/065
