特許
J-GLOBAL ID：200903014271436862

半導体装置及びその製造方法

発明者：
田中 直敬

田中 直敬 について

, 
中里 典生

中里 典生 について

, 
内藤 孝洋

内藤 孝洋 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2004-155143
公開番号（公開出願番号）：特開2005-340389
出願日： 2004年05月25日
公開日（公表日）： 2005年12月08日
要約：
【課題】 小型で高密度、高機能な半導体システムを実現するため、複数の半導体チップ間を貫通電極を用いて最短の配線長で三次元的に接続する方法について、非常に低コスト、短TATでかつ接続信頼性に優れた接続構造を提供する。【解決手段】 半導体チップ裏面を所定の厚さまでバックグラインド等によって薄型化し、デバイス側外部電極部に相当する裏面位置に、ドライエッチングにより表層電極に達するまでの孔を形成し、孔の側壁及び裏面側周囲に金属製のメッキ膜を施し、前記金属製のメッキ膜が施された貫通孔内部に、上段側に積層される別の半導体チップの金属製バンプ(突起状電極)を圧接によって変形注入させ、LSIチップ内に形成された貫通孔内部に前記金属製バンプを幾何学的にかしめて電気的に接続させる。【効果】 非常に低コスト・短TATなプロセスで、かつ金属バンプの塑性流動変形を利用したかしめ作用により高い信頼性をもった独自の接続構造を実現することが可能であり、実用性の高い三次元のチップ間接続構造を提供。【選択図】 図1
請求項（抜粋）：
第1の半導体チップと、前記第1の半導体チップ上に積層された第2の半導体チップとを有し、 前記第1の半導体チップは、互いに反対側に位置する主面及び裏面と、前記主面に配置された第1の電極と、前記裏面から前記第1の電極に達する貫通孔と、前記貫通孔の内壁面に沿って形成され、前記第1の電極と電気的に接続された第2の電極とを有し、 前記第2の半導体チップは、互いに反対側に位置する主面及び裏面と、前記主面に配置された第1の電極と、前記第1の電極上に配置され、前記主面から突出する突起状電極とを有し、 前記第2の半導体チップの突起状電極は、その一部が前記第1の半導体チップの第2の電極を介在して前記貫通孔の中に挿入され、前記第1の半導体チップの第1の電極と電気的に接続されていることを特徴とする半導体装置。
IPC (5件)：
H01L25/065 ,  H01L21/60 ,  H01L23/12 ,  H01L25/07 ,  H01L25/18
FI (3件)：
H01L25/08 Z ,  H01L21/60 311S ,  H01L23/12 501P
Fターム (3件)：
5F044LL15 ,  5F044QQ07 ,  5F044RR03
引用特許：
出願人引用 (3件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM