特許
J-GLOBAL ID：200903000396949054
不揮発性半導体メモリ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-341643
公開番号（公開出願番号）：特開平9-180473
出願日： 1995年12月27日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】書込み対象の複数のメモリセルトランジスタのプログラム終了までの時間を短縮し、かつ書込みディスターブの発生する危険性を抑える。【解決手段】互いに独立した値の多値情報の入力データI1,I2それぞれの値と対応する書込み用ビット線電圧Vb1,Vb2を発生する書込み回路6a,6bを設ける。選択した1本のワード線と対応する行の全メモリセルトランジスタのゲートに書込み用ワード線電圧を供給するXデコーダ2を設ける。1本のワード線で選択された行の2つのメモリセルトランジスタのドレインに、2本のビット線を介して書込み用ビット線電圧Vb1,Vb2それぞれを対応して同時に供給するYデコーダ3及びYスイッチ回路4を設ける。選択された1本のワード線と対応する2つのメモリセルトランジスタに互いに独立した多値情報を同時に書込む。
請求項（抜粋）：
電気的にしきい値電圧が制御できるメモリセルトランジスタを行,列複数個ずつマトリクス状に配置して各行それぞれと対応する複数のワード線と各列それぞれと対応する複数のビット線とを備え、1本のワード線で選択された1行分のメモリセルトランジスタのうちの複数のメモリセルトランジスタそれぞれに、少なくとも3値の多値情報のうちの互いに独立しかつこれらメモリセルトランジスタそれぞれと対応して定められた1つの値の情報を同時に対応して書込むようにしたことを特徴とする不揮発性半導体メモリ装置。
IPC (2件)：
FI (2件)：
G11C 17/00 308
, G11C 17/00 510 C
