特許
J-GLOBAL ID：200903000506240366

配線部材の製造法

発明者：
中村 英博

中村 英博 について

, 
坪松 良明

坪松 良明 について

, 
榎本 哲也

榎本 哲也 について


出願人/特許権者：
日立化成工業株式会社

日立化成工業株式会社 について


代理人 (1件)： 若林 邦彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-332103
公開番号（公開出願番号）：特開2000-165018
出願日： 1998年11月24日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】 半導体チップ搭載用基板、フリップチップ用基板などの高密度配線基板、および半導体、各種パッケージにおける導通抵抗検査、バーンインテストをはじめとする接触導通を要する電気的検査用基板に使用される配線部材の製造法を提供する。【解決手段】 絶縁材料上に金属層を備える回路形成材料を準備し、貫通孔を形成し、金属層表面に感光性レジスト層を形成し、感光性レジスト層が形成されていない側の貫通孔から感光性レジストを露光・現像し、貫通孔及び貫通孔周りにレジスト像Aを形成する。絶縁材料上の金属層を備えない側に貫通孔を塞ぐレジスト像Bを形成し、金属層をハーフエッチングし、レジスト像A及びBを除去し、貫通孔及び貫通孔周りの金属層を含む配線パターン形状のレジスト像Cを形成し、金属層をエッチングして、貫通孔及び貫通孔周りの金属層のバンプ付き配線パターンを形成する。
請求項（抜粋）：
絶縁材料上の片面に金属層を備える回路形成材料を準備する工程、前記金属層を備える回路形成材料に貫通孔を形成する工程、前記金属層表面に感光性レジスト層を形成する工程、前記感光性レジスト層が形成されていない側の貫通孔から前記感光性レジストを露光・現像し、前記貫通孔及び貫通孔周りにレジスト像Aを形成する工程、絶縁材料上の金属層を備えない側に前記貫通孔を塞ぐレジスト像Bを形成する工程、前記金属層をハーフエッチングする工程、前記レジスト像A及びレジスト像Bを除去する工程、前記貫通孔及び貫通孔周りの金属層を含む配線パターン形状のレジスト像Cを形成する工程、前記レジスト像Cが形成されない金属層をエッチングして、貫通孔及び貫通孔周りの金属層を含む配線を形成する工程を備える配線部材の製造法。
IPC (3件)：
H05K 3/06 ,  H01L 23/12 ,  H05K 1/11
FI (3件)：
H05K 3/06 E ,  H05K 1/11 Z ,  H01L 23/12 D
Fターム (10件)：
5E317AA24 ,  5E317CD25 ,  5E317CD32 ,  5E339AC01 ,  5E339AE01 ,  5E339BD02 ,  5E339CC01 ,  5E339CD01 ,  5E339CE04 ,  5E339CF15
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM