特許
J-GLOBAL ID：200903000507516926
チップ型積層抵抗素子
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮▼崎▲ 主税
公報種別：公開公報
出願番号（国際出願番号）：特願2000-062124
公開番号（公開出願番号）：特開2001-250702
出願日： 2000年03月07日
公開日（公表日）： 2001年09月14日
要約：
【要約】【課題】 低抵抗化を図ることができ、かつコンデンサF耐性能や絶縁耐圧が高められ、大電流用途に適したチップ型積層抵抗素子を得る。【解決手段】 抵抗素体としてのサーミスタ素体2内に複数の内部電極3a〜3dが配置されており、内部電極3a〜3dがサーミスタ素体2の全幅に至るように形成されており、サーミスタ素体2の第1,第2の端面2a,2bを覆うように第1,第2の端子電極4,5が形成されている、チップ型積層サーミスタ1。
請求項（抜粋）：
上面、下面、一対の側面及び対向し合う第1,第2の端面を有する抵抗素体と、前記抵抗素体の第1,第2の端面を覆うように形成された第1,第2の端子電極と、第1の端子電極に第1の端面において電気的に接続されており、かつ先端が第2の端面との間に所定のギャップ領域を残すように第2の端面側に延ばされている、第1の内部電極と、第1の内部電極と抵抗素体層を介して重なり合うように形成されており、第2の端面において第2の端子電極に電気的に接続されており、先端が第1の端面との間に所定のギャップ領域を残すように第1の端面側に延ばされている第2の内部電極とを備え、前記第1,第2の内部電極が、第1,第2の端子電極を結ぶ方向と直交する方向を幅方向としたときに、前記抵抗素体の幅方向全幅に至るように形成されていることを特徴とする、チップ型積層抵抗素子。
Fターム (6件)：
5E034BA09
, 5E034BB05
, 5E034CB05
, 5E034DA07
, 5E034DC01
, 5E034DC05
