特許
J-GLOBAL ID：200903000579266061
電界効果トランジスタとその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
和泉 良彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-121810
公開番号（公開出願番号）：特開2003-318397
出願日： 2002年04月24日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】チャネル抵抗の小さい高耐圧電界効果トランジスタを提供する。【解決手段】Siよりバンドギャップの広いN+型SiC基板10と、基板10の主表面上に形成され、基板10よりも高抵抗なN-型SiCエピタキシャル領域20と、エピタキシャル領域20の表層部の所定領域に形成されたN+型ソース領域50と、該表層部の所定領域に形成され、ソース領域50と同じ不純物濃度で深さのN+型低抵抗チャネル接続領域51と、ソース領域50と低抵抗チャネル接続領域51に挟まれて形成される蓄積型チャネル110と、ソース領域50を含むエピタキシャル領域20の表層部に、低抵抗チャネル接続領域51まで延設して形成され、ソース領域50の深さよりも深いP型ベース領域60と、少なくとも蓄積型チャネル110上に、ゲート絶縁膜30を介して形成されたゲート電極40と、ソース領域50に接触するソース電極80と、ドレイン電極90とを有する。
請求項（抜粋）：
Siよりバンドギャップの広いワイドバンドギャップ半導体基板と、前記基板の主表面上に形成され、前記基板よりも高抵抗な第一導電型の半導体層と、前記半導体層の表層部の所定領域に形成された第一導電型のソース領域と、前記半導体層の表層部の所定領域に形成された第一導電型の低抵抗チャネル接続領域と、前記ソース領域と前記低抵抗チャネル接続領域に挟まれて形成されたチャネル領域と、前記ソース領域を含む前記半導体層の表層部に、前記低抵抗チャネル接続領域まで延設して形成され、前記ソース領域の深さよりも深い第二導電型のベース領域と、少なくとも前記チャネル領域上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ソース領域に接触するソース電極と、ドレイン電極とを備えたことを特徴とする電界効果トランジスタ。
IPC (2件)：
H01L 29/78 652
, H01L 29/78
H01L 29/78 652 T
, H01L 29/78 652 E
