特許
J-GLOBAL ID：200903000594739987

半導体デバイスの試験方法及びICソケット

発明者：
加藤 典昭

加藤 典昭 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平8-186102
公開番号（公開出願番号）：特開平10-032070
出願日： 1996年07月16日
公開日（公表日）： 1998年02月03日
要約：
【要約】【課題】 半田バンプを持つフリップチップやFP-BGA等の半導体デバイスの試験に際し、基板に半田付けせずに良好な電気的特性を得る試験方法やICソケットの構造を提供する。【解決手段】 電気的試験回路が形成され、かつ半導体デバイスの電極に対応した位置にバンプ4aを有する試験用基板4の上に半導体デバイスの電極より大きい直径のパッド3aを有するインターポーザー3を位置合わせし重ね、半導体デバイスと共に加圧して電気的導通を得る。
請求項（抜粋）：
半導体テバイスと試験用基板の間にインターポーザーを介装し、これらを加圧して電気的導通を得る半導体デバイスの試験方法であって、半導体テバイスは、突出した電極を有し、試験用基板は、電気的試験用回路が形成され、かつ前記電極に対応した位置にバンプを有しており、前記電極及びバンプより大きい直径としたインターポーザーのパッドに、前記電極及びバンプを当接させることを特徴とする半導体デバイスの試験方法。
IPC (7件)：
H01R 33/76 ,  G01R 1/06 ,  G01R 31/26 ,  G01R 31/28 ,  H01L 21/66 ,  H01L 23/32 ,  H01R 23/02
FI (7件)：
H01R 33/76 ,  G01R 1/06 B ,  G01R 31/26 J ,  H01L 21/66 D ,  H01L 23/32 A ,  H01R 23/02 H ,  G01R 31/28 K
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM