特許
J-GLOBAL ID：200903000652075601

マルチチップ・パッケージの作成方法

発明者：
サミュエル・ジェイ・アンダーソン

サミュエル・ジェイ・アンダーソン について

, 
ギラーモ・エル・ロメロ

ギラーモ・エル・ロメロ について


出願人/特許権者：
モトローラ・インコーポレイテッド

モトローラ・インコーポレイテッド について


代理人 (1件)： 大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-118473
公開番号（公開出願番号）：特開平8-306856
出願日： 1996年04月16日
公開日（公表日）： 1996年11月22日
要約：
【要約】【課題】 マルチチップ・パッケージを作成する新規の改善された工程を提供する。【解決手段】 その上に電気的に分離された表面11を形成する窒化アルミニウム層11と、絶縁層11上に配置されたアルミニウムの熱伝導領域12とを有するアルミニウム・ケイ素基板10を具備するマルチチップ・パッケージを作成する方法である。基板10の表面11上の導体18が搭載領域13と、熱伝導領域12のうち関連する1つの領域に隣接して配置される各搭載領域13と各搭載領域13内に搭載された半導体チップ25との外部接続とを規定する。熱伝導素子26が各チップ25の裏面と複数の熱伝導領域12のうち関連する1つの領域とに接続され、各チップ25は再生可能な封入剤によりカプセル化される。
請求項（抜粋）：
マルチチップ・パッケージを作成する方法であって:電気的に分離された表面(11)を有する半導体基板(10)を設け、前記基板(10)上に複数の熱伝導領域(12)を設ける段階;複数の半導体チップ(25)を設ける段階であって、それぞれのチップ(25)がその上に形成された電気回路と、その電気回路に接続され前記半導体チップ(25)の一表面上に配置された複数の電気I/Oパッドとを有し、各チップ(25)はそこにヒート・シンクを付着する第2表面をさらに有する段階;前記基板(10)の前記表面(11)上に複数の電気導体(18)を形成して、複数の半導体チップ搭載領域(13)を規定する段階であって、各搭載領域(13)が前記電気導体(18)に結合され、前記複数の半導体チップ(25)のうち少なくとも1つの整合する半導体チップ(25)のI/Oパッドと整合するように配置された複数のボンディング・パッド(20)を有し、各搭載領域(13)がさらに前記複数の熱伝導領域(12)のうち関連する1つの領域に隣接して配置される段階;前記複数の半導体チップ(25)のそれぞれ1つを、前記複数の搭載領域(13)の各々の中に搭載し、このとき各搭載領域(13)内のボンディング・パッド(20)は各搭載領域(13)に関して整合する半導体チップ(25)のI/Oパッドに電気的に接続される段階;および複数の熱伝導素子(26)のそれぞれ1つを、各半導体チップ(25)の前記第2表面と、前記複数の熱伝導領域(12)のうち関連する1つの領域とに接続する段階;によって構成されることを特徴とする方法。
IPC (2件)：
H01L 23/538 ,  H01L 23/15
FI (2件)：
H01L 23/52 A ,  H01L 23/14 C
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM