特許
J-GLOBAL ID:200903000668440431
成膜方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
浅井 章弘
公報種別:公開公報
出願番号(国際出願番号):特願2002-026492
公開番号(公開出願番号):特開2002-289557
出願日: 1997年03月04日
公開日(公表日): 2002年10月04日
要約:
【要約】【課題】 成膜の再現性、成膜ストレスの緩和及び成膜中への酸素の拡散を防止することができる成膜方法を提供する。【解決手段】 同一処理室20内において被処理体Wの表面に種類の異なる少なくとも2種類の成膜を連続的に形成するに際して、前記処理室内に前記被処理体を設置しない状態において前記成膜を行なうための異なる成膜用ガスを順次流して前記処理室内にプリコートを施す前処理ステップと、この前処理に続いて前記処理室内に前記被処理体を設置した状態で前記異なる成膜用ガスを順次流して種類の異なる成膜を順次連続的に行なう成膜ステップと、この成膜ステップに続いてシラン系ガスを流して前記被処理体にシリコンを付着させる後処理ステップとを有するように構成したものである。これにより、成膜時の再現性を高く維持し、且つ成膜ストレスを抑制する。
請求項(抜粋):
処理室内に被処理体を設置しないで、前記処理室内に第1の膜、第2の膜、第3の膜を順次連続的に成膜する前処理ステップと、前記処理室内に被処理体を設置し、前記被処理体上に第1の膜、第2の膜を順次連続的に成膜する成膜ステップと、を有することを特徴とする成膜方法。
IPC (2件):
FI (2件):
H01L 21/285 C
, C23C 16/01
Fターム (18件):
4K030AA03
, 4K030AA04
, 4K030AA06
, 4K030AA20
, 4K030BA20
, 4K030BA29
, 4K030BA48
, 4K030BB03
, 4K030BB12
, 4K030CA04
, 4K030CA12
, 4K030DA06
, 4M104BB01
, 4M104BB28
, 4M104CC05
, 4M104DD45
, 4M104FF13
, 4M104HH08
引用特許:
審査官引用 (6件)
-
半導体薄膜の製造方法
公報種別:公開公報
出願番号:特願平6-188043
出願人:株式会社東芝
-
真空処理装置集合体のクリーニング方法
公報種別:公開公報
出願番号:特願平5-256506
出願人:東京エレクトロン株式会社
-
表面処理方法
公報種別:公開公報
出願番号:特願平3-157058
出願人:株式会社東芝
-
特開平2-181918
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平7-181335
出願人:住友金属工業株式会社
-
特開平2-181918
全件表示
前のページに戻る