特許
J-GLOBAL ID:200903000748626048
1チップマイクロコンピュータ
発明者:
,
,
出願人/特許権者:
代理人 (1件):
安富 耕二 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-273542
公開番号(公開出願番号):特開2000-100189
出願日: 1998年09月28日
公開日(公表日): 2000年04月07日
要約:
【要約】【課題】 読み出し不良が発生する前に、不揮発性メモリの読み出し電圧の大きさを制御する。【解決手段】 データを電気消去でき且つデータを書き込み及び読み出しできる不揮発性メモリをプログラムメモリとして内蔵した1チップマイクロコンピュータにおいて、メモリセルアレイ内の不揮発性メモリ(7)に比して特性の劣る参照用の不揮発性メモリ群(40)を設けて、前記参照用の不揮発性メモリ群(40)の参照結果に基づいて、制御回路(44)により予め前記不揮発性メモリ(7)の特定アドレス領域に格納されている読み出し電圧を変更する。
請求項(抜粋):
データを電気消去でき且つデータを書き込み及び読み出しできる不揮発性メモリをプログラムメモリとして内蔵した1チップマイクロコンピュータにおいて、メモリセルアレイ内の前記不揮発性メモリに比して特性の劣る参照用の不揮発性メモリと、前記参照用の不揮発性メモリの参照結果に基づいて、予め前記不揮発性メモリの特定アドレス領域に格納されている読み出し電圧を変更する制御回路とを有することを特徴とする1チップマイクロコンピュータ。
IPC (6件):
G11C 16/06
, H01L 27/115
, H01L 27/10 461
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (5件):
G11C 17/00 633 B
, H01L 27/10 461
, G11C 17/00 634 E
, H01L 27/10 434
, H01L 29/78 371
Fターム (36件):
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD03
, 5B025AD05
, 5B025AD09
, 5B025AE08
, 5F001AA22
, 5F001AA25
, 5F001AB03
, 5F001AC02
, 5F001AC06
, 5F001AD12
, 5F001AD20
, 5F001AD41
, 5F001AD44
, 5F001AE02
, 5F001AE03
, 5F001AE08
, 5F001AF05
, 5F001AF06
, 5F001AF07
, 5F001AG40
, 5F083EP02
, 5F083EP24
, 5F083ER02
, 5F083ER09
, 5F083ER14
, 5F083ER17
, 5F083ER22
, 5F083GA21
, 5F083GA30
, 5F083LA10
, 5F083LA12
, 5F083LA16
, 5F083ZA13
引用特許:
前のページに戻る