特許
J-GLOBAL ID:200903000820563730
半導体およびその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
浅村 皓 (外3名)
公報種別:公表公報
出願番号(国際出願番号):特願2001-505054
公開番号(公開出願番号):特表2003-502864
出願日: 2000年06月21日
公開日(公表日): 2003年01月21日
要約:
【要約】基板層上の高ドープ層を含む半導体要素でありそしてその要素の表面から高ドープ層を通って延びる少なくとも一つのトレンチによって分界されており、なおかつ、基板層と高ドープ層の間にサブ層を含み、前記サブ層が埋込みコレクタと同じ型のドーパントによってしかしより低い濃度にドーピングされている、前記半導体要素。かかる要素を製造する方法も開示されている。サブ層は基板中の及びサブコレクタ層中の電位線のより均一な分布を生じさせ、それによって特に濃密な電位線の領域を回避する。濃密な電位線をもつ領域では破壊電圧がより低いので、濃密過ぎる電位線を回避することは要素の破壊電圧の増大を意味する。
請求項(抜粋):
逆型ドーピングによってドープされた基板層(101;201;301)上の高ドープ層(103;103;203)を含む半導体要素であり、そしてその要素の表面から高ドープ層(103;203;303)を通って延びる少なくとも一つのトレンチ(113;213;313)によって分界された前記半導体要素であって、基板層(101;201;301)と高ドープ層(103;203;303)の間にサブ層(121;221;321)を含み、前記サブ層(121;221;321)が埋込みコレクタ(103;203;303)と同じ型のドーパントによってしかしより低い濃度にドープされている、ことを特徴とする前記半導体要素。
IPC (5件):
H01L 21/331
, H01L 21/74
, H01L 21/76
, H01L 29/732
, H01L 29/861
FI (5件):
H01L 21/74
, H01L 29/72 P
, H01L 21/76 L
, H01L 21/76 S
, H01L 29/91 D
Fターム (21件):
5F003AP06
, 5F003BA25
, 5F003BA27
, 5F003BA96
, 5F003BC01
, 5F003BC02
, 5F003BC08
, 5F003BC90
, 5F003BG03
, 5F003BZ01
, 5F003BZ02
, 5F032AA35
, 5F032AA45
, 5F032AA47
, 5F032AB03
, 5F032AC01
, 5F032CA01
, 5F032CA15
, 5F032CA17
, 5F032CA18
, 5F032CA24
引用特許:
審査官引用 (13件)
-
特開昭60-194538
-
特開昭60-194538
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平9-133815
出願人:ソニー株式会社
-
特開昭63-095665
-
特開昭63-095665
-
特開平1-149464
-
特開昭58-079735
-
特開昭60-194538
-
特開昭63-095665
-
特開平1-149464
-
特開昭58-079735
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平7-006340
出願人:株式会社東芝
-
特開昭63-175440
全件表示
前のページに戻る