特許

J-GLOBAL ID：200903000901115775

不揮発性半導体記憶装置

発明者： 野田 潤一郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2000-032338
公開番号（公開出願番号）：特開2001-229680
出願日： 2000年02月09日
公開日（公表日）： 2001年08月24日
要約：

【要約】【課題】 簡単な制御でデータ書き換えを可能としたEEPROMを提供する。【解決手段】 メモリセルアレイ1のビット線には、ページアドレス信号により選択される不揮発性メモリセルに書き込むべき1ページ分のデータを保持するためのページバッファ2が設けられる。ページバッファ2に1ページ分のデータを1バイトずつ順次ロードするために、ページアドレス信号が入力されると1ページ内のカラムアドレス信号CAbを順次発生するアドレスレジスタ11が設けられる。選択ゲート回路9は、動作モードに応じて、外部から供給されるカラムアドレスとアドレスレジスタ11から発生されるカラムアドレスを切り換える。制御回路13は書き換えモードにおいて、ページアドレス信号により選択された不揮発性メモリセルについて、一括してデータ消去し、引き続きページバッファ2にロードされた1ページ分のデータを一括してデータ書き込みする制御を行う。

請求項（抜粋）：

不揮発性メモリセルがマトリクス配列されたメモリセルアレイと、ページアドレス信号により選択される不揮発性メモリセルに書き込むべき1ページ分のデータを保持するためのページバッファと、このページバッファに1ページ分のデータを複数ビットずつ順次ロードするために、前記ページアドレス信号が入力されると1ページ内のカラムアドレス信号を順次発生する内部カラムアドレス発生回路と、前記ページアドレス信号により選択された不揮発性メモリセルについて、一括してデータ消去し、引き続き前記ページバッファにロードされた1ページ分のデータを一括してデータ書き込みするデータ書き換えモードを制御する制御回路と、を有することを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

G11C 16/02 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

G11C 17/00 613 ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (45件)：

5B025AA02 ,  5B025AC01 ,  5B025AD01 ,  5B025AD03 ,  5B025AD04 ,  5B025AD15 ,  5F001AA01 ,  5F001AB08 ,  5F001AC02 ,  5F001AD41 ,  5F001AD51 ,  5F001AD53 ,  5F001AE01 ,  5F001AE02 ,  5F001AE08 ,  5F001AE30 ,  5F083EP02 ,  5F083EP23 ,  5F083EP32 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER23 ,  5F083ER27 ,  5F083GA15 ,  5F083HA05 ,  5F083LA03 ,  5F083LA04 ,  5F083LA06 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F101BA01 ,  5F101BB05 ,  5F101BC02 ,  5F101BD22 ,  5F101BD32 ,  5F101BD34 ,  5F101BE01 ,  5F101BE05 ,  5F101BE07 ,  5F101BE14

引用特許：

審査官引用 (3件)

• 一括消去型不揮発性記憶装置
  公報種別：公開公報   出願番号：特願平5-341931   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 特開平3-228146
  
• 高速で、不揮発性の電気的にプログラム可能で、かつ消去可能なセルおよび方法
  公報種別：公表公報   出願番号：特願平7-528427   出願人：アトメル・コーポレイション